AB类运算缓冲器制造技术

本发明专利技术为一种ＡＢ类运算缓冲器包括一输出级，一电压供应电路供应一第一电压及一第二电压驱动该输出级，一第一电流源供应一第一电流，一第二电流源供应一第二电流，一第一电流镜电路具有一第一参考分支耦接该第一电流，以及一第一镜射分支经该电压供应电路连接该第二电流，以及一第二电流镜电路具有一第二参考分支耦接在该第二电流及该第一镜射分支之间，以及一第二镜射分支耦接在该第一电流及该第一参考分支之间。

【技术实现步骤摘要】

本专利技术有关一种运算缓冲器，特别是关于一种兼顾稳定度及省电且能简化偏压电路的AB类运算缓冲器。
技术介绍
应用在薄膜晶体管液晶显示器的源极驱动器中的运算缓冲器(OP buffer)必须符合下列要求(1)大的回旋率(slew rate)，亦即其驱动能力可将面板的电阻电容电路负载(RC load)在规定时间内充到预定的电压。(2)低的静态电流(quiescent current)，在能推得动面板的电阻电容电路负载的前提下，尽可能节省耗电。(3)低的飘移电压(offset voltage)，使推到面板上的电压更准确，达成良好的显示效果。(4)极佳的稳定度(stability)，由于运算缓冲器都是负反馈的架构，在达成前几项规格的同时，一定得兼顾整体的稳定度。然而，在传统的AB类(class AB)运算缓冲器100中，如图1所示，为了降低差动输入对102所产生的飘移(offset)，因而必须增加了串叠(cascode)晶体管M5及M6，以提高第一级电路101的直流增益，故需要较大的米勒补偿电容(Miller capacitance)104来提高运算缓冲器100的稳定度，也由于串叠晶体管M5及M6的存在，使得电流由节点106镜射到节点outp的路径加长，造成镜射的不匹配，稳定度也因此受到影响。再者，在运算缓冲器100中，虽然节点110与节点outn可以被偏压在相同的电位，但如此一来将使得输出级103的静态电流和第一级电路101的电流具有一比例关系，造成稳定度和耗电两者无法兼得，导致设计自由度降低。另外电流由节点106及108进入后所看到的寄生电容太多，导致其相位有不小的平移，进而对稳定度造成影响。此外运算缓冲器100需要三个偏压电压V1、V2及V3，所以偏压电路(图中未示)也较为复杂。因此，一种更佳的AB类运算缓冲器，乃为所冀。
技术实现思路
本专利技术的目的之一，在于提出一种AB类运算缓冲器的新架构。本专利技术的目的之一，在于提出一种具有更好稳定度的AB类运算缓冲器。本专利技术的目的之一，在于提出一种能兼顾稳定度及省电的AB类运算缓冲器。本专利技术的目的之一，在于提出一种简化偏压电路的AB类运算缓冲器。根据本专利技术，一种AB类运算缓冲器包括一输出级，一电压供应电路供应一第一电压及一第二电压驱动该输出级，一第一电流源供应一第一电流，一第二电流源供应一第二电流，供调整该第一电压，一第一电流镜电路具有一第一参考分支耦接该第一电流，以及一第一镜射分支经该电压供应电路连接该第二电流，镜射该第一电流以调整该第二电压，以及一第二电流镜电路具有一第二参考分支耦接在该第二电流及该第一镜射分支之间，以及一第二镜射分支耦接在该第一电流及该第一参考分支之间。其中，电压供应电路包含一PMOS晶体管并联一NMOS晶体管，其分别受控于一第一电压及一第二电压。由于本专利技术的AB类运算缓冲器不需要串叠晶体管，故可得到更佳的稳定度，也因此减少一偏压电压的使用，让偏压电路变得较为简单。再者当该第一及第二偏压有误差时，并不影响第一电流及第二电流，因而避免该输出电流随之变动，故能兼顾稳定度及省电。附图说明图1为传统的AB类运算缓冲器；图2为本专利技术的NMOS输入AB类运算缓冲器；图3为本专利技术的NMOS输入AB类运算缓冲器的另一实施例；图4为本专利技术的PMOS输入AB类运算缓冲器；以及图5为本专利技术的轨对轨AB类运算缓冲器。符号说明100AB类运算缓冲器 101第一级电路102差动输入对 103输出级104电容106节点108节点110节点200AB类运算缓冲器 201驱动电路202电流源 204电流源206节点208节点210节点211节点300AB类运算缓冲器 400AB类运算缓冲器500AB类运算缓冲器具体实施方式图2为本专利技术的AB类运算缓冲器200，其中由NMOS晶体管T1及T2所组成的差动输入对分别根据输入电压Vneg及Vpos导通电流Id1及Id2，驱动电路201根据电流Id1及Id2驱动输出级212产生输出电压Vout及输出电流Iout。在驱动电路201中，电流源202及204所供应的电流I1及I2分别被汲取电流Id1及Id2后得到电流I3及I4，晶体管T7及T8组成一电压供应电路供应电压Vabp及Vabn至节点208及210以驱动输出级212，由晶体管T3及T4所组成的电流镜电路镜使电流I3等于电流I4，再透过由晶体管T5及T6组成的电流镜电路的镜射，可使节点206的电位Vabpis追纵节点208的电位Vabp，由于运算缓冲器200不需使用串叠架构来提高直流增益，故不用加大电容Cm来降低差动输入对所造成的飘移，而且电流源202和204所看到的仅仅有漏极的电容，不像传统有看到其它栅极到源极的电容，因此其相位平移比较小，具有更佳稳定度。再者，在晶体管T10的栅极与电源电压Vee之间仅有一个晶体管T4，不像传统运算缓冲器100一样包含两个晶体管M4及M6，因此晶体管T10的栅/源极电压Vgs将被偏压在非常接近临界电压Vth的准位，如此节点210及211的操作点均很接近Vgs，所以晶体管T3及T4所造成的飘移将被缩到很小。在运算缓冲器200中，当偏压电压Vnfeed和Vpfeed有误差时，并不影响到前两个分支的电流，因而避免输出电流Iout随之变动，故能兼顾稳定度及省电。从节点206镜射到节点208的路径比传统经过更少的晶体管，所以因镜射所造成不匹配比传统来得小，整体的稳定度也较好。而且运算缓冲器200仅需要两个偏压电压Vnfeed和Vpfeed，所以偏压电路(图中未示)较为简单。图3为本专利技术AB类运算缓冲器300的另一实施例，其中同样包括由晶体管T1及T2所组成的差动输入对、驱动电路201及输出级212，在此实施例中，为了预防电源电压Vcc及Vee不正常下降导致负反馈路径失效，使输出电压Vout被锁住，故增加由晶体管T11及T12组成的电流镜电路将通过晶体管T2的电流Id2镜射至节点206，以及增加由晶体管T13及T14所组成的电流镜电路将通过晶体管T1的电流Id1镜射至节点208，另外，由于节点208上电压Vabp的摆幅(swing)将影响最大的输出电流和过超(over shoot)，为了限制电压Vabp的摆幅而得到较好特性，在电源电压Vcc及节点208之间增加由晶体管T15及T16所组成的钳制二极管(clamping diode)。上述的运算缓冲器200及300均为NMOS输入运算缓冲器，即差动输入对由NMOS晶体管组成，此种运算缓冲器在薄膜晶体管源极驱动器中专门用来推正极性(postive)的电压，但对于负极性(negative)的电压则须用PMOS输入运算缓冲器400，如图4所示。在传统的作法中，若要将图3中的NMOS输入运算缓中器300转换为PMOS输入运算缓冲器400，除了要将差动输入对中的NMOS晶体管T1及T2置换成PMOS晶体管T1’及T2’外，还要将晶体管T3及T4置换成PMOS晶体管，但如此一来整体直流增益增加而速度减慢，因此本专利技术PMOS输入运算缓冲器400将晶体管T3及T4维持为NMOS晶体管，仅将差动输入对中的NMOS晶体管T1及T2置换成PMOS晶体管T1’及T2’，以获得较佳的稳定度。图5为本专利技术的轨对轨rail to本文档来自技高网...

【技术保护点】
一种ＡＢ类运算缓冲器，其特征在于，包括：一输出级；一电压供应电路，供应一第一电压及一第二电压驱动该输出级；一第一电流源，供应一第一电流；一第二电流源，供应一第二电流，供调整该第一电压；一第一电流镜电路 ，具有一第一参考分支耦接该第一电流，以及一第一镜射分支经该电压供应电路连接该第二电流，镜射该第一电流以调整该第二电压；以及一第二电流镜电路，具有一第二参考分支耦接在该第二电流及该第一镜射分支之间，以及一第二镜射分支耦接在该第一电流及 该第一参考分支之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈怡成，
申请(专利权)人：义隆电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]