台湾积体电路制造股份有限公司专利技术

台湾积体电路制造股份有限公司共有17109项专利

  • 鳍栅格上的单元和宏布置
    本发明涉及了一种管芯,该管芯包括至少一个标准单元,该标准单元包括第一边界和与第一边界相对的第二边界。第一边界和第二边界平行于第一方向。至少一个标准单元另外包括第一多个FinFET,其包括平行于第一方向的第一半导体鳍。管芯另外包括至少一个...
  • 具有应变阱区的FinFET
    本发明公开了一种器件,包括衬底和位于衬底的一部分上方的隔离区。第一半导体区位于隔离区之间并且具有第一传导带。第二半导体区位于所述第一半导体区上方并与所述第一半导体区邻接,其中第二半导体区包括高于隔离区的顶面的上部以形成半导体鳍。半导体鳍...
  • 高电子迁移率晶体管及其制造方法
    本发明提供了一种半导体结构,包括第一III-V化合物层。第二III-V化合物层设置在第一III-V化合物层上并且与第一III-V化合物层在成分上不同。载流子沟道位于第一III-V化合物层与第二III-V化合物层之间。源极部件和漏极部件设...
  • 用于缺陷钝化以减少FINFET器件的结泄漏的结构和方法
    本发明提供半导体结构的一个实施例。半导体结构包括:第一半导体材料的半导体衬底;在半导体衬底中形成的浅沟槽隔离(STI)部件;以及在半导体衬底上外延生长的第二半导体材料的鳍式有源区。第一半导体材料具有第一晶格常数,而第二半导体材料具有不同...
  • 包含HEMT和MISFET的半导体装置及其形成方法
    本发明涉及了包含HEMT和MISFET的半导体装置及其形成方法,其包括第一III-V化合物层。第二III-V化合物层被设置在第一III-V化合物层上且在组分上不同与第一III-V化合物层。第三III-V化合物层被沉积在第二III-V化合...
  • 本发明公开了层叠封装件的外围电连接,在管芯边缘处使用通过将衬底通孔(TSV)锯为两半而形成的侧壁通孔(TsV)来形成管芯封装件的机制的各个实施例能够使各种半导体管芯和无源部件电连接以实现目标电性能。与TsV一起使用具有再分布层(RDL)...
  • 垂直隧穿场效应晶体管单元
    本发明公开了一种垂直隧穿场效应晶体管(TFET)器件。该TFET器件包括:源极接触件,位于源极区上;多个栅极接触件,位于栅极堆叠件的平面部分上;以及多个漏极接触件,设置在漏极区上。TFET器件的源极接触件与其他两个TFET器件的其他两个...
  • 形成凸块结构的方法
    一种形成凸块结构的方法,包括:通过化学镀工艺在顶部金属层上形成金属化层;在金属化层上方形成聚合物层;在聚合物层上形成开口以暴露金属化层;以及在暴露的金属化层上方形成焊料凸块,以与顶部金属层电接触。
  • 制造多栅极器件的方法
    本发明提供了一种器件,该器件包括:包括隔离部件的晶圆衬底、嵌入隔离部件中的至少两个鳍结构、环绕两个鳍结构分别地设置的至少两个栅叠层。第一层间介电(ILD)层设置在两个栅叠层之间,在该两个栅叠层之间形成盘状沟槽,使得沟槽的底面低于相邻的两...
  • 多层衬底
    本发明是多层衬底。集成电路的衬底包括具有原载流子浓度的器件晶圆和设置在器件晶圆上方的外延层。外延层具有第一载流子浓度。第一载流子浓度高于原载流子浓度。
  • 用于在FinFET沟道中诱导应变的方法
    用于在FinFET沟道中诱导应变的方法。本发明公开了一种FinFET,其中位于鳍内的膨胀材料(通常是鳍半导体的氧化物)产生显著增大FinFET沟道内的电荷载流子迁移率的应变。该构思可以应用到p型或n型FinFET。对于p型FinFET,...
  • 封装半导体器件和封装器件及方法
    本发明公开了封装半导体器件和封装器件及方法。在一个实施例中,一种封装半导体器件的方法包括提供第一集成电路管芯,该第一集成电路管芯与包括多个设置在其上的衬底通孔(TSV)的衬底的第一表面相连接。导体球状件与衬底的第二表面上的多个TSV中的...
  • 半导体器件及其制造方法
    本发明公开了一种半导体器件及其制造方法。在一个实施例中,制造半导体器件的方法包括:提供包括形成在第一绝缘材料中的导电部件和设置在第一绝缘材料上方的第二绝缘材料的工件。第二绝缘材料具有在导电部件上方的开口。该方法包括:在第二导电材料中的开...
  • 本发明实施例提供了一种形成半导体器件的方法、一种形成MRAM器件的方法以及一种形成半导体器件的方法。一个实施例是一种形成半导体器件的方法,该方法包括在第一层上方形成第二层,和对第二层实施第一蚀刻工艺以限定部件,其中第一蚀刻工艺在部件的表...
  • 本发明公开了具有金属-绝缘体-金属电容器的封装件及其制造方法。具体来说,本发明公开了一种封装件包括芯片,该芯片具有在第一聚合物层中形成的金属-绝缘体-金属(MIM)电容器和在MIM电容器上形成的金属柱。模塑料围绕芯片,第二聚合物层在芯片...
  • 具有减少的寄生电容量的FinFET及其制造方法
    一种集成电路结构包括半导体衬底、位于半导体衬底的一部分上的半导体条以及位于半导体条的侧面的浅沟槽隔离(STI)区。STI区包括介电层,介电层包括位于半导体条的侧壁上的侧壁部分以及底部部分。所述介电层在使用稀释的HF溶液蚀刻时具有第一蚀刻...
  • 调整多阈值电压的FinFET/三栅极沟道掺杂
    控制鳍式场效应晶体管(FinFET)内阈值电压的实施例方法包括:在鳍的中间部分的上方形成虚拟栅极,鳍的中间部分设置在未受虚拟栅极保护的鳍的外部部分之间;去除鳍的外部部分且用外延生长的含硅材料代替鳍的外部部分;在虚拟栅极和外延生长的含硅材...
  • 改进内部晶圆温度分布的装置
    一些实施例涉及在晶圆清洁工具中提供均匀的晶圆温度分布而不在晶圆上引入不想要的颗粒的方法和装置。在一些实施例中,本发明的晶圆清洁工具具有被配置成用于容纳半导体晶圆的加工室。分配臂为半导体晶圆提供高温清洁溶液。加热杯在环绕半导体晶圆的周边的...
  • 包括穿孔箔片的3DIC 封装件
    本发明涉及一种包括穿孔箔片的3DIC封装件,该结构包括热界面材料和穿孔箔片(PFS),该PFS包括位于其中的穿通开口,其中,PFS的第一部分嵌在热界面材料中。热界面材料的上层在PFS上方,而热界面材料的下层在PFS下方。热界面材料填充P...
  • 本发明涉及了一种提供了良好电感和Q因数的多层集成电感器。在一些实施例中,该集成电感器具有第一电感结构和第二电感结构,第一电感结构带有设置在第一集成芯片(IC)管芯上的第一螺旋图案中的第一金属层,第二电感结构带有设置在第二IC管芯上的第二...