形成凸块结构的方法技术

一种形成凸块结构的方法，包括：通过化学镀工艺在顶部金属层上形成金属化层；在金属化层上方形成聚合物层；在聚合物层上形成开口以暴露金属化层；以及在暴露的金属化层上方形成焊料凸块，以与顶部金属层电接触。

【技术实现步骤摘要】

本发总的来说涉及集成电路，更具体地，涉及。
技术介绍
现代集成电路由数百万诸如晶体管和电容器的有源器件组成。这些器件最初彼此隔离，但后来互连在一起以形成功能电路。典型的互连结构包括诸如金属线(配线)的横向互连件以及诸如通孔和接触件的垂直互连件。互连件越来越多地决定现代集成电路的性能和密度的限制。在互连结构的顶部上，在各个芯片的表面上形成并暴露焊盘。通过焊盘进行电连接以将芯片连接至封装衬底或另外的管芯。焊盘可用于配线接合或倒装芯片接合。倒装芯片封装利用凸块在芯片的输入/输出(I/o)焊盘与衬底或封装件的引线框架之间建立电接触。在结构上，凸块实际上包括凸块本身和位于凸块和I/o焊盘之间的“凸块下金属层”(UBM)。用于倒装芯片技术的另一结构是铜上直接凸块(DBOC)结构，其中UBM与顶部金属化层的铜金属直接接触。铝焊盘或内钝化层没有用于DBOC结构。在铝焊盘或内钝化层没有作为缓冲的情况下，DBOC结构通常具有较小的机械强度并遭受铜氧化的问题。
技术实现思路
根据本专利技术的一个方面，提供了一种，包括:通过化学镀工艺或浸镀工艺在半导体衬底的顶部金属层上形成第一金属化层；在第一金属化层上方形成钝化层；在钝化层中形成开口，以暴露第一金属化层，其中暴露的第一金属化层包括第一部分和第二部分；在钝化层和第一金属化层上形成保护层；在保护层中形成开口，以暴露第一金属化层的第一部分而覆盖第一金属化层的第二部分；以及在保护层上方形成电连接至第一金属化层的焊料凸块。优选地，第一金属化层包括镍层、锡层、钛层、钯层和金层中的至少一个。优选地，顶部金属层是包括铜的焊盘区域。优选地，该方法进一步包括:在第一金属化层和焊料凸块之间形成第二金属化层。优选地，第二金属化层包括钛层、铜层和镍层中的至少一个。优选地，钝化层包括介电层，并且保护层包括聚合物层。优选地，该方法进一步包括:在形成第一金属化层之前，对顶部金属层执行抛光工艺。根据本专利技术的另一方面，提供了一种，包括:在半导体衬底的顶部金属层上形成钝化层；在钝化层中形成开口以暴露顶部金属层的一部分；通过化学镀工艺或浸镀工艺在顶部金属层的暴露部分上形成第一金属化层；在钝化层和第一金属化层上形成保护层；在保护层中形成开口，以暴露第一金属化层的第一部分而覆盖第一金属化层的第二部分；以及在保护层上方形成电连接至第一金属化层的焊料凸块。优选地，第一金属化层包括延伸至钝化层的顶面的边缘部分。优选地，保护层覆盖第一金属化层的边缘部分。优选地，第一金属化层包括镍层、锡层、钛层、钯层和金层中的至少一个。优选地，顶部金属层是包括铜的焊盘区域。优选地，该方法进一步包括:在第一金属化层和焊料凸块之间形成第二金属化层。优选地，第二金属化层包括钛层、铜层和镍层中的至少一个。优选地，钝化层包括介电层，并且保护层包括聚合物层。根据本专利技术的又一方面，提供了一种，包括:在半导体衬底的顶部金属层上形成钝化层；在钝化层中形成开口以暴露顶部金属层，暴露的顶部金属层包括第一部分和第二部分；在钝化层和暴露的顶部金属层上形成保护层；在保护层中形成开口以暴露顶部金属层的第一部分而覆盖暴露的顶部金属层的第二部分；通过化学镀工艺或浸镀工艺在顶部金属层的第一部分上形成第一金属化层；以及在保护层上方形成电连接至第一金属化层的焊料凸块。优选地，第一金属化层包括镍层、锡层、钛层、钯层和金层中的至少一个。优选地，顶部金属层是包括铜的焊盘区域。优选地，该方法进一步包括:在第一金属化层和焊料凸块之间形成第二金属化层。优选地，第二金属化层包括钛层、铜层和镍层中的至少一个。【附图说明】图1A至IE是根据一个实施例的的截面图；图2A和2B是示出了根据又一个实施例的的截面图；图3A至3B是示出了根据又一个实施例的的截面图；以及图4A至4C是示出了根据又一个实施例的的截面图。【具体实施方式】可以理解，下面公开提供了很多不同的实施例或示例，用于实现各种实施例的不同的特性。下面描述了部件和配置的具体实例以简化本公开。然而，本公开可能以不同的形式体现，并且不应该被解释为限于本文所描述的实施例；提供这些实施例是为了使说明书详尽并完整，并且将使本领域技术人员完全明白本专利技术。然而，显而易见的是，在没有这些具体细节的情况下也可以实施一个或多个实施例。在附图中，为了清楚而放大层和区域的厚度和宽度。图中相似的参考数字表示相似的元件。图中示出的元件和区域实际上是示意性的，因此图中所示的相对尺寸或间隔不用于限制本公开的范围。图1A至图1E是示出根据一个实施例的形成凸块结构的各个中间阶段的截面图。参照图1A，根据一个实施例示出了其上形成有电路12的衬底10的一部分。例如，衬底10可以包括体硅、掺杂或非掺杂、或者绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括形成在绝缘层上的诸如硅的半导体材料层。例如，绝缘体层可以是隐埋氧化物(BOX)层或氧化硅层。在衬底(通常为硅衬底或玻璃衬底)上提供绝缘层。还可以使用诸如多层或梯度衬底的其他衬底。形成在衬底10上的电路12可以是适合于具体应用的任何类型的电路。在实施例中，电路12包括形成在衬底10上的电器件，其中一个或多个介电层覆盖电器件。金属层可形成在介电层之间，以在电器件之间传输电信号。电器件也可以形成在一个或多个介电层中。例如，电路12可以包括各种N型金属氧化物半导体(NMOS)和/或P型金属氧化物半导体(PMOS)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等，它们被互连以执行一种或多种功能。功能可以包括存储结构、处理结构、传感器、放大器、功率分配、输入/输出电路等。本领域的技术人员应该理解，上述实施例中只是示意性的目的，以进一步解释一些说明性实施例的应用并且不以任何方式限制本公开。其他电路可根据需要用于给定的应用。图1A还示出了形成在衬底10上方的互连结构14，其包括多个介电层16和相关的金属化层(未示出)。例如，至少一个介电层16可包括低介电系数(低K)材料，诸如磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、碳化硅材料、它们的化合物、它们的复合物、它们的组合等，其可通过诸如旋转、化学汽相沉积(CVD)和/或等离子体增强CVD(PECVD)的任何适当方法来形成。形成在介电层16中的金属化层的金属线或金属通孔被用于互连电路12并提供外部电连接。金属化层可由铜或铜合金形成，尽管它们也可以由其他金属形成。本领域技术人员应该会知晓金属化层的形成细节。此外，金属化层包括顶部金属层18，其形成在最上面的介电层16T中或上并被图案化以提供外部电连接并保护下面的层免受各种环境污染。根据一些实施例，最上面的介电层16T可以由介电材料形成,诸如氮化娃、氧化娃、非掺杂娃玻璃等。在一些实施例中，顶部金属层18由铜或铜合金形成，如果有必要的话，其是导电路由的一部分并具有通过平坦化工艺(诸如化学机械抛光(CMP))处理的暴露表面。在实施例中，顶部金属层18是焊盘区域，凸块结构将形成在其上以将衬底10中的集成电路连接至外部部件。参照图1B，第一金属化层20以自对准方式形成为覆盖焊盘区域18。在实施例中，化学镀工艺22用于在焊盘区域18的暴露部分上沉积金属层。第一金属本文档来自技高网...

【技术保护点】
一种形成凸块结构的方法，包括：通过化学镀工艺或浸镀工艺在半导体衬底的顶部金属层上形成第一金属化层；在所述第一金属化层上方形成钝化层；在所述钝化层中形成开口，以暴露所述第一金属化层，其中暴露的所述第一金属化层包括第一部分和第二部分；在所述钝化层和所述第一金属化层上形成保护层；在所述保护层中形成开口，以暴露所述第一金属化层的第一部分而覆盖所述第一金属化层的第二部分；以及在所述保护层上方形成电连接至所述第一金属化层的焊料凸块。

【技术特征摘要】
2013.02.27 US 13/778,9691.一种形成凸块结构的方法，包括: 通过化学镀工艺或浸镀工艺在半导体衬底的顶部金属层上形成第一金属化层； 在所述第一金属化层上方形成钝化层； 在所述钝化层中形成开口，以暴露所述第一金属化层，其中暴露的所述第一金属化层包括第一部分和第二部分； 在所述钝化层和所述第一金属化层上形成保护层； 在所述保护层中形成开口，以暴露所述第一金属化层的第一部分而覆盖所述第一金属化层的第二部分；以及 在所述保护层上方形成电连接至所述第一金属化层的焊料凸块。2.根据权利要求1所述的方法，其中，所述第一金属化层包括镍层、锡层、钛层、钯层和金层中的至少一个。3.根据权利要求1所述的方法，其中，所述顶部金属层是包括铜的焊盘区域。4.根据权利要求1所述的方法，进一步包括:在所述第一金属化层和所述焊料凸块之间形成第二金属化层。5.根据权利要求4所述的方法，其中，所述第二金属化层包括钛层、铜层和镍层中的至少一个。6.根据权利要求1所述的方法，其中，所述钝化层包括介电层，并且所述保护层包括聚合物层。7.根据权利要求1所述的方法，进一步...

【专利技术属性】
技术研发人员：于宗源，陈宪伟，陈英儒，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71