层叠封装件的外围电连接制造技术

本发明专利技术公开了层叠封装件的外围电连接，在管芯边缘处使用通过将衬底通孔(TSV)锯为两半而形成的侧壁通孔(TsV)来形成管芯封装件的机制的各个实施例能够使各种半导体管芯和无源部件电连接以实现目标电性能。与TsV一起使用具有再分布层(RDL)的再分布结构能够实现电连接。由于TsV远离器件区域，所以器件区域不会经受TSV形成所引起的应力。此外，通过TsV电连接上部管芯与下部管芯增加了管芯封装件的面积利用率。

【技术实现步骤摘要】
层叠封装件的外围电连接
本专利技术总的来说涉及半导体领域，更具体地，涉及层叠封装件的外围电连接。
技术介绍
在诸如个人计算机、手机、数码相机和其它电子设备的各种电子应用中使用半导体器件。半导体器件通常通过在半导体衬底之上顺序沉积绝缘或介电层、导电层和半导电材料层，然后利用光刻图案化各个材料层以在其上形成电路部件和元件而制成。半导体产业通过持续减小最小部件尺寸来持续提高各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的部件集成到给定区域中。在一些应用中，这些更小的电子部件还需要比以前的封装件利用更小面积和/或更低高度的更小封装件。因此，已经开发了诸如层叠封装(PoP)的新封装技术，其中，顶层封装件被接合至底层封装件。通过采用新的封装技术，可以提高封装的集成水平。这些用于半导体的相对新型的封装技术面临制造的挑战。
技术实现思路
根据本专利技术的一个方面，提供了一种半导体管芯封装件，包括:第一半导体管芯，其中形成有第一器件区域和第一侧壁通孔(TsV)，第一 TsV与器件区域分离，并且第一 TsV设置在第一半导体管芯的边缘处；第一导电结构，形成在第一半导体管芯之上，第一导电结构电连接至第一器件区域中的器件，并且物理接触第一半导体管芯的第一 TsV的第一端；以及第二导电结构，形成在第一半导体管芯的与第一导电结构相对一侧的表面之上，第二导电结构接触第一半导体管芯的第一 TsV的第二端。优选地,第一 TsV部分地填充有导电材料。优选地，第一导电结构和第一 TsV均包括导电材料。优选地，第一导电结构的导电材料的第一高度高于第一 TsV的导电材料的第二高度。优选地，第一高度在大约10 μ m至大约40 μ m的范围内。优选地，第二高度在大约0.35 μ m至大约40 μ m的范围内。优选地，第一 TsV的深度在大约30 μ m至大约250 μ m的范围内。优选地，该半导体管芯封装件还包括:第二半导体管芯，其中形成有第二器件区域和第二侧壁通孔(TsV)，第二 TsV与器件区域分离，且第二 TsV设置在所述第二半导体管芯的边缘处。优选地，该半导体管芯封装件还包括:第三导电结构，形成在所述第二半导体管芯之上，所述第三导电结构电连接至所述第二器件区域中的器件，并且物理接触所述第二半导体管芯的所述第二 TsV的第三端；以及第四导电结构，形成在所述第二半导体管芯的与第三导电结构相对一侧的表面之上，第四导电结构接触第二半导体管芯的第二 TsV的第四端。优选地，在第一半导体管芯的第一导电结构和第二半导体管芯的第三导电结构之上形成第一再分布结构。优选地，该半导体管芯封装件还包括:第三半导体管芯，第三半导体管芯电连接至第一半导体管芯的第二导电结构。优选地，在第一半导体管芯的第二导电结构和第二半导体管芯的第四导电结构之上形成第二再分布结构。优选地，该半导体管芯封装件还包括:第三半导体管芯，第三半导体管芯通过第二再分布结构连接至第一半导体管芯和第二半导体管芯。优选地，该半导体管芯封装件还包括:无源电子部件，电连接至第一 TsV。根据本专利技术的另一方面，提供了一种半导体管芯封装件，包括:第一半导体管芯，其中形成有第一器件区域和第一侧壁通孔(TsV)，第一 TsV与器件区域分离，并且第一 TsV设置在第一半导体管芯的边缘处；第一导电结构，形成在第一半导体管芯之上，第一导电结构电连接至第一器件区域中的器件，并且物理接触第一半导体管芯的第一 TsV的第一端；第二导电结构，形成在第一半导体管芯的与第一导电结构相对一侧的表面之上，第二导电结构接触第一半导体管芯的第一 TsV的第二端；以及第二半导体管芯，其中形成有第二器件区域和第二侧壁通孔(TsV)，第二 TsV与器件区域分离，并且第二 TsV设置在第二半导体管芯的边缘处。优选地，在第一半导体管芯的第一导电结构和第二半导体管芯的第三导电结构之上形成第一再分布结构。优选地，在第一半导体管芯的第二导电结构和第二半导体管芯的第四导电结构之上形成第二再分布结构。根据本专利技术的又一方面，提供了一种形成半导体管芯封装件的方法，包括:靠近半导体衬底的半导体管芯的边缘并远离半导体管芯的器件区域形成硅通孔(TSV)，TSV中的导电材料延伸以在器件区域之上形成导电结构；锯切半导体管芯以使半导体管芯与半导体衬底的剩余部分分离，其中穿过TSV施加锯切；形成连接至导电结构的第一再分布结构；以及形成电连接至TSV的第二再分布结构。优选地，该方法还包括:在载体上固定多个半导体管芯，多个半导体管芯均是锯切的半导体管芯。优选地,该方法还包括:在多个半导体管芯之上形成第一再分布结构，第一再分布结构电接触多个半导体管芯的每个半导体管芯中的导电结构。优选地，该方法还包括:在多个半导体管芯之上形成第二再分布结构，第二再分布结构电接触多个半导体管芯的每个半导体管芯中的TSV。【附图说明】为了更完整地理解实施例及其优点，现在结合附图进行以下描述作为参考，其中:图1是根据一些实施例的封装结构的立体图；图2A-20示出了根据一些实施例的制备管芯封装件的顺序工艺流程的截面图；以及图3示出了根据一些实施例的器件封装件的顶视图。【具体实施方式】下面详细讨论本专利技术实施例的制造和使用。然而，应该理解，实施例提供了可以在各种具体环境中具体化的许多可应用的专利技术概念。具体实施例是说明性的，并不用于限制本专利技术的范围。由于集成电路的专利技术，半导体工业由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高而经历了持续快速的增长。在很大程度上，这种集成密度的提高源于最小部件尺寸的重复减小，这允许将更多部件集成到给定区域中。这些集成改进本质上是二维的(2D)，其中集成部件所占用的体积基本在半导体晶片的表面上。尽管光刻的巨大改进已经显著改善了 2D集成电路形成，但是对可二维实现的密度存在物理限制。这些限制之一是制造这些部件需要的最小尺寸。此外，当将更多器件放入一个芯片时，需要更复杂的设计。因此，产生了三维集成电路(3D IC)以解决上述限制。在3D IC的形成工艺中，形成每一个均包括集成电路的两个或更多个晶片。然后，将晶片与对齐的器件接合。在一些实施例中还被称作硅通孔或晶片通孔的衬底通孔(TSV)越来越多地被用于实现3D IC的方式。TSV经常用于3D IC和堆叠管芯，以提供电连接和/或帮助散热。对于在3D IC和堆叠管芯中形成TSV来说存在挑战。图1是根据一些实施例的包括封装件110接合至另一封装件120 (其还接合至另一衬底130)的封装结构100的立体图。管芯封装件110和120均至少包括半导体管芯(未示出)。半导体管芯包括在半导体集成电路制造中使用的半导体衬底，并且集成电路可以形成在其中和/或其上。半导体衬底涉及包括半导体材料的任何结构，包括但不限于体硅、半导体晶片、绝缘体上硅(SOI)衬底或硅锗衬底。还可以使用包括III族、IV族以及V族元素的其它半导体材料。半导体衬底还可以包括多种隔离部件(未示出)，诸如浅沟槽隔离(STI)部件或硅局部氧化(LOCOS)部件。隔离部件可以限定和隔离各种微电子元件。可形成在半导体衬底中的各种微电子元件的实例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧本文档来自技高网...

【技术保护点】
一种半导体管芯封装件，包括：第一半导体管芯，其中形成有第一器件区域和第一侧壁通孔(TsV)，所述第一TsV与器件区域分离，并且所述第一TsV设置在所述第一半导体管芯的边缘处；第一导电结构，形成在所述第一半导体管芯之上，所述第一导电结构电连接至所述第一器件区域中的器件，并且物理接触所述第一半导体管芯的所述第一TsV的第一端；以及第二导电结构，形成在所述第一半导体管芯的与所述第一导电结构相对一侧的表面之上，所述第二导电结构接触所述第一半导体管芯的所述第一TsV的第二端。

【技术特征摘要】
2013.02.27 US 13/778,8831.一种半导体管芯封装件，包括: 第一半导体管芯，其中形成有第一器件区域和第一侧壁通孔(TsV)，所述第一 TsV与器件区域分离，并且所述第一 TsV设置在所述第一半导体管芯的边缘处； 第一导电结构，形成在所述第一半导体管芯之上，所述第一导电结构电连接至所述第一器件区域中的器件，并且物理接触所述第一半导体管芯的所述第一 TsV的第一端；以及第二导电结构，形成在所述第一半导体管芯的与所述第一导电结构相对一侧的表面之上，所述第二导电结构接触所述第一半导体管芯的所述第一 TsV的第二端。2.根据权利要求1所述的半导体管芯封装件，其中，所述第一TsV部分地填充有导电材料。3.根据权利要求1所述的半导体管芯封装件，其中，所述第一导电结构和所述第一TsV均包括导电材料。4.根据权利要求3所述的半导体管芯封装件，其中，所述第一导电结构的导电材料的第一高度高于所述第一 TsV的导电材料的第二高度。5.根据权利要求4所述的半导体管芯封装件，其中，所述第一高度在大约IOym至大约40 μ m的范围内。6.根据权利要求4所述的半导体管芯封装件，其中，所述第二高度在大约0.35μπι至大约40 μ m的范围内。7.根据权利要求1所述的半导体管芯封装件，其中，所述第一TsV的深度在大约30 μ m至大约250 μ m的范围内。8.根据权...

【专利技术属性】
技术研发人员：萧景文，林志伟，张纬森，胡延章，潘国龙，黄育智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71