本发明涉及一种具有阶梯氧化物的金属氧化物半导体场效应晶体管以及形成超高压UHV器件的方法，其将组合阶梯氧化物用作栅极氧化物以实现栅极和源极侧间隔件与漏极区的隔离。阶梯氧化物的厚度提高了器件击穿电压，并且使漏极自对准于栅极，从而减小器件漂...

本发明涉及源极/漏极中带有底部SiGe层的FinFET，提供了一种FinFET包括：衬底；鳍结构，位于衬底上；源极，位于鳍结构中；漏极，位于鳍结构中；沟道，位于鳍结构中，在源极与漏极之间；栅极介电层，位于沟道上方；以及栅极，位于栅极介电...

一种传感器系统包括像素阵列、列单元和补偿电路。像素阵列被配置成提供像素列数据。列单元被配置成由像素列数据生成偏移数据输出信号。偏移数据输出信号包括数字偏移。补偿电路被配置成从偏移数据输出信号中除去数字偏移。补偿电路还被配置成生成数据输出...

本发明提供一种集成麦克风结构的一个实施例。集成麦克风结构包括：图案化为第一板的第一硅衬底；形成在第一硅衬底的一侧面上的氧化硅层；第二硅衬底以及膜件，其中，第二硅衬底通过氧化硅层接合至第一衬底，从而使氧化硅层夹在第一和第二硅衬底之间，膜件...

本发明提供了用于从衬底局部且可控地去除材料的方法和装置。本发明提供了一种方法和系统，包括提供局部分配装置。将在其顶面上设置有材料的衬底定向为局部分配装置之上。然后将来自局部分配装置中的化学物分配到定向的衬底的顶面上。该化学物去除该材料。...

本发明公开了一种用于在制造半导体器件中处理晶圆的方法和系统，其中，化学反应需要设置化学品和晶圆加热。将晶圆放置在晶圆加热器之上，从而使第二表面面对晶圆加热器，并且从第二表面加热晶圆。化学层形成在相对的第一表面上。设置晶圆加热器的尺寸并且...

本发明提供了一种器件，包括：底部封装件，其包括互连结构、位于第一面上的第一凸块以及位于第二面上的金属凸块；半导体管芯，接合在底部封装件上，其中半导体管芯通过互连结构电连接至第一凸块。该器件还包括接合在底部封装件的第二面上的顶部封装件，其...

本发明提供了一种导线系统和工艺。在实施例中，通过形成两个钝化层形成导线，其中，分别对每一个钝化层进行图案化。一旦形成，则在两个钝化层内沉积晶种层，以及沉积导电材料以填充和过填充位于两个钝化层内的图案。然后，可以使用诸如化学机械抛光的平坦...

本发明公开了凸块结构和形成凸块结构的示例性方法。凸块结构包括形成在金属焊盘上方的钝化层，钝化层具有露出金属焊盘的一部分的凹槽，以及形成在金属焊盘上方的金属凸块，金属凸块具有延伸在钝化层下方的唇形件，该唇形件将金属凸块固定至钝化层。本发明...

一种中介板，包括核心介电材料、穿透核心介电材料的导电管、以及位于导电管下方的金属焊盘。金属焊盘包括：与通过导电管环绕的区域重叠的中心部分，以及与导电管接触的外部。介电层位于核心介电材料和金属焊盘下方。通孔位于介电层中，其中，通孔与金属焊...

集成电路器件包括：第一Ⅲ-Ⅴ族化合物层、位于第一Ⅲ-Ⅴ族化合物层上方的第二Ⅲ-Ⅴ族化合物层、位于第二Ⅲ-Ⅴ族化合物层上方的栅极电介质以及位于栅极电介质上方的栅电极。阳电极和阴电极形成在栅电极的相对两侧上。阳电极电连接至栅电极。阳电极、阴...

本发明提供了一种半导体器件结构及其形成方法。一个实施例是一种半导体器件，该半导体器件包括位于半导体衬底上方的第一栅极结构；位于半导体衬底和第一栅极结构上方的第一蚀刻停止层（ESL），第一ESL具有曲顶面；以及位于第一ESL上的第一层间电...

一种半导体结构包括存储区域。在存储区域上设置存储结构。存储结构包括第一电极、阻变层、保护材料和第二电极。第一电极具有位于所述存储区域上的顶面。阻变层具有至少第一部分和第二部分。第一部分设置在第一电极的顶面上方，第二部分从第一部分向上延伸...

本发明提供了一种光刻系统。该光刻系统包括配置为使用固定在掩模台上的掩模实施光刻曝光工艺的曝光模块；以及集成在曝光模块中并且设计为使用吸附机构清洗掩模和掩模台中的至少一个的清洗模块。本发明还提供了具有嵌入式清洗模块的光刻系统。

本发明提供了鳍式场效应晶体管（finFET）和形成方法。在一个或多个鳍上方形成栅电极。在栅电极的端部中沿着栅电极的基底形成沟槽。可选地，可以使诸如浅沟道隔离件的下面的介电层凹进到沟槽下方，从而减少间隙填充问题。本发明还提供了用于鳍式场效...

本发明公开了将晶圆保持在恒定压力下的晶圆载体，其中该恒定压力的预设值低于或者高于大气压力，以防止传统晶圆载体中因暴露在大气中而导致的晶圆污染，并且还公开了使用该晶圆载体的晶圆传输系统以及方法。以预设承载压力来填充的晶圆载体被传输并与包括...

本发明公开了一种堆叠集成电路（IC）器件以及方法。堆叠IC器件包括第一半导体元件和接合在第一半导体元件上的第二半导体元件。第一半导体元件包括第一衬底、第一衬底中的公共导电部件、第一层间介电（ILD）层、第一互连部件，以及将第一互连部件连...

本发明公开了一种形成场效应晶体管（FET）的源极/漏极区的机制以及源级和漏极区的外延形成机制的非对称循环沉积和蚀刻工艺，在S/D区的外延形成过程中，将Cl2用作蚀刻剂。该机制包括使用非对称循环沉积和蚀刻（ACDE）工艺来形成准备层，使得...

本发明提供了一种封装件，包括具有顶面的第一封装部件、接合至第一封装部件顶面的第二封装部件，以及位于第一封装部件顶面的多个电连接件。模塑料位于第一封装部件的上方并且将第二封装部件模塑在其中。模塑料包括与第二封装部件重叠的第一部分，其中，第...

本发明提供互连装置和方法，其中，该方法包括：将第一芯片接合在第二芯片上；在第一芯片的非接合面上方沉积第一硬掩模层；在第一硬掩模层上方沉积第二硬掩模层；将第二硬掩模层用作第一蚀刻掩模来蚀刻第一半导体芯片的第一衬底；以及将第一硬掩模层用作第...