本发明的一些实施例涉及光刻重叠采样，其中一种对准方法包括：在晶圆的一面上限定多个区域；以及将多个区域组织成正交区域结构和两个或更多个连续区域结构。在两个或更多个连续区域结构的每一个区域内测量第一数量的对准结构位置，并且在正交区域结构的每...

本发明提供了一种半导体封装件，包括中介层芯片，其具有正面、后面和位于背面上由中介层芯片的第一拐角边缘和第二拐角边缘限定的拐角区。管芯接合至中介层芯片的正面。至少一个坝体结构形成于中介层芯片背面的拐角区上。坝体结构包括与中介层芯片的第一拐...

一种器件包括在半导体衬底内形成的器件隔离区域，器件隔离区域具有用于光敏器件的间隙；在衬底上方形成的伪栅极结构，伪栅极结构包括部分地环绕器件隔离区域内形成的掺杂的拾取区域的至少一个结构；以及连接至掺杂的拾取区域的通孔。本发明涉及器件隔离区...

本发明提供一种半导体组件及制造半导体组件的方法，半导体组件包含接合垫结构，其中接合垫结构具有介于金属接合垫与凸块下金属(UBM)层的环状应力缓冲层。应力缓冲层是用介电层、高分子聚合物层或铝层来形成，其中介电层具有小于3.5的介电常数。上...

本发明是有关于一种光掩模储放装置，包括有底座和上盖。此光掩模储放装置包括有聚醚醚酮材料。一锁扣组件用以耦接底座和上盖。光掩模固定组件设置于上盖上，而光掩模支撑组件则设置于底座上，用以避免光掩模震动。此光掩模储放装置设计有通气孔结构使气体...

本发明提供了一种形成半导体器件的方法，该方法包括：在第一模块中对晶圆实施远程等离子体处理，以通过还原反应从晶圆中去除氧化物层。该方法还包括在真空下，将预处理后的晶圆从第一模块传送至第二模块。该方法还包括在第二模块中，在晶圆上方形成蚀刻停...

本发明通过形成在晶圆的反面上的结构来改善深沟槽电容器引起的晶圆翘曲。反面上的结构包括张力膜。张力膜可形成在晶圆的背面上的沟槽内，这样会增强其效果。在一些实施例中，使用晶圆形成3D-IC器件。在一些实施例中，3D-IC器件包括高电压或高功...

本发明提供了一种方法，包括在金属焊盘的一部分上方形成钝化层，在钝化层上方形成聚合物层，以及使用光刻掩模来曝光聚合物层。光刻掩模具有不透明部分、透明部分以及局部透明部分。对经曝光的聚合物层进行显影以形成开口，其中金属焊盘通过开口被暴露。后...

本发明提供了一种具有金属熔丝的半导体器件。金属熔丝连接电部件(例如，晶体管)和现有的接地的伪部件。金属熔丝的保护可以设计为起始于金属化形成工艺的开始阶段。接地的伪部件在整个后段制程工艺期间为等离子体充电提供至地面的路径。金属熔丝是与二极...

本发明涉及一种形成电容器结构的方法，包括在凹槽的底部和侧壁上方以及衬底表面上方沉积均匀厚度的多层第一多晶硅(POLY)层，其中，多层第一多晶硅(POLY)层通过多层氧化物/氮化物/氧化物(ONO)层彼此分隔开。在多层第一多晶硅层上方沉积...

本发明提供了一种包括设置在衬底上的光感测区的半导体器件，该半导体器件包括具有位于焊盘元件下方的一个或多个图案化的层的接合结构。焊盘元件可连接至光感测区并且可形成在设置在衬底上的第一金属层中。器件的第二金属层具有第一接合区，第一接合区是位...

本发明公开了一种改进的互连结构及其形成方法，这允许互连结构实现较低Rc。为了降低互连结构的Rc，将α相诱导金属层引入到β相的第一Ta阻挡层上，从而诱导随后沉积在其上的Ta形成α相Ta阻挡层。与β相Ta阻挡层相比，随后沉积的主要的晶体结构...

本发明公开了一种制造半导体器件的方法。提供了具有突起结构的衬底。在衬底上方形成覆盖突起结构的图案化的光刻胶层。将离子注入应用于衬底，包括应用于图案化光刻胶层，且图案化的光刻胶层的外层部分形成硬化部分。实施两阶段剥离工艺以去除图案化的光刻...

本发明提供的方法包括在布局中放置两条导线。在布局中的两条导线的至少一部分上方放置两条切割线。切割线表示两条导线的切割部分，且在制造工艺限制内切割线彼此间隔开。在布局中连接两条切割线。在物理集成电路中，使用两条连接的平行切割线在衬底上方图...

本发明提供了形成半导体器件的机制的实施例。该半导体器件包括具有第一掺杂区和第二掺杂区的半导体衬底以及形成在半导体衬底上的栅叠层。该半导体器件也包括形成在栅叠层的侧壁上的主间隔件层。半导体器件还包括形成在主间隔件层和半导体衬底之间的保护层...

一种热传感器包括比较器单元和开关网络。比较器单元被配置成接收电压节点的第一电压值、第二电压值和第三电压值，并且提供控制信号。开关网络包括电压节点，并且被配置成基于控制信号在第一条件或第二条件下操作。基于第一条件，电压节点被配置成使电压值...

本发明提供了一种用于测试晶圆的系统，包括探针卡和晶圆。探针卡包括至少一个第一探针位和至少一个第二探针位。晶圆包括多个管芯。至少一个第一探针位被配置为用于第一测试，而至少一个第二探针位被配置为用于第二测试。多个管芯中的每一个管芯都与第一探...

一种可变电容器件，包括：具有第一电容的电容器和与该电容器串联的可变电阻器。可变电阻器包括形成在沟道区上方的栅极结构，沟道区被限定在半导体衬底中所形成的掺杂阱内。可变电阻器的电阻基于施加给栅极结构的电压，从而调节沟道的电阻和可变电容器件的...

本发明提供了一种嵌入式闪存存储器件，包括：栅叠件，以及位于半导体衬底中的源极和漏极区。第一源极和漏极区位于栅叠件的相对两侧。栅叠件包括：位于半导体衬底上方的底部介电层、位于底部介电层上方的电荷捕获层、位于电荷捕获层上方的顶部介电层、位于...

本发明提供了在finFET器件的源极区和漏极区内形成位错的机制的实施例。该机制包括使鳍凹进以及去除隔离结构中的邻近鳍的介电材料以增大用于形成位错的外延区域。该机制还包括在凹进的源极区和漏极区内进行外延生长之前或之后，执行预非晶化注入(P...