器件隔离区域内的拾取器件结构制造技术

一种器件包括在半导体衬底内形成的器件隔离区域，器件隔离区域具有用于光敏器件的间隙；在衬底上方形成的伪栅极结构，伪栅极结构包括部分地环绕器件隔离区域内形成的掺杂的拾取区域的至少一个结构；以及连接至掺杂的拾取区域的通孔。本发明专利技术涉及器件隔离区域内的拾取器件结构。

【技术实现步骤摘要】
器件隔离区域内的拾取器件结构
本专利技术涉及器件隔离区域内的拾取器件结构。
技术介绍
光敏器件用于各种电子器件。例如，光敏器件的阵列可用于形成将在数码相机中使用的图像传感器阵列。光敏器件通常包括位于将光能转化为电能的半导体材料内的有源区域。光敏器件阵列内的每个单元包括：主要光敏区域以及一些电路部件，诸如用于测量由光敏器件产生的电流的晶体管和电阻器。由于偏离的电流会在光敏区域内引起暗电流，所以这些电路部件与光敏区域隔离是重要的。这不利地影响了通过光敏区域实施的光强度测量。一种隔离器件结构的方法是使用浅沟槽隔离件。浅沟槽隔离件是在半导体制造中使用的常见技术，并且其涉及形成浅沟槽，然后用介电材料填充浅沟槽。然而，这种技术涉及可能破坏衬底表面的等离子体蚀刻。这可能不利地影响光敏阵列的性能。另一个隔离方法是称为器件隔离的技术。这项技术涉及形成掺杂的半导体材料以代替介电材料。掺杂的半导体材料的掺杂浓度不同于邻近的半导体材料的掺杂浓度，因此形成结。然而，当隔离的重掺杂区域用于邻近光敏器件的电路时，这种技术不太有效。因此，期望找到一种能够有效地保护光敏器件而不会对衬底表面造成损害的隔离方法
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种器件，包括：器件隔离区域，形成在半导体衬底内，所述器件隔离区域具有间隙；一个或多个光敏器件，位于所述间隙中；伪栅极结构，形成在所述衬底上方；掺杂的拾取区域，形成在所述器件隔离区域内，其中，所述伪栅极结构包括部分地环绕所述掺杂的拾取区域的至少一个结构；以及通孔，连接至所述掺杂的拾取区域。在上述器件中，其中，所述伪栅极结构邻近间隙，其中，所述间隙中形成有光敏器件。在上述器件中，其中，所述伪栅极结构形成为C形。在上述器件中，其中，所述伪栅极结构形成为C形，其中，位于C形伪栅极结构中的所述间隙的厚度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的两倍。在上述器件中，其中，所述伪栅极结构形成为U形，其中，所述U形的开口端不面向邻近所述伪栅极结构的光敏器件。在上述器件中，其中，所述伪栅极结构包括环绕所述掺杂的拾取区域的四个拉长的结构并留下四个间隙。在上述器件中，还包括：在所述伪栅极结构的壁上形成的侧壁间隔件。在上述器件中，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂剂，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度。在上述器件中，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂剂，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度，其中，所述伪栅极结构是偏置的。在上述器件中，其中，所述伪栅极结构由多晶硅制成。根据本专利技术的另一方面，还提供了一种用于形成与光敏器件联合使用的晶体管器件的方法，所述方法包括：在半导体衬底内形成器件隔离区域；在所述器件隔离区域的间隙内形成光敏器件；在所述衬底上方形成伪栅极结构；邻近所述伪栅极结构形成掺杂的拾取区域；以及形成连接至所述拾取区域的通孔；其中，所述伪栅极结构包括一个或多个单独的结构，所述一个或多个单独的结构部分地环绕所述器件隔离区域内形成的所述掺杂的拾取区域。在上述方法中，其中，所述伪栅极结构形成为C形。在上述方法中，其中，所述伪栅极结构形成为C形，其中，位于C形伪栅极结构中的所述间隙的厚度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的两倍。在上述方法中，其中，所述伪栅极结构形成为U形，其中，所述U形的开口端不面向邻近所述伪栅极结构的光敏器件。在上述方法中，其中，所述伪栅极结构包括环绕所述拾取区域的四个拉长结构并留下四个间隙。在上述方法中，其中，所述伪栅极结构包括具有两个小间隙的两个L形结构，所述间隙的宽度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的约两倍。在上述方法中，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂剂，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度。在上述方法中，其中，所述伪栅极结构是偏置的。在上述方法中，其中，所述伪栅极结构由多晶硅制成。根据本专利技术的又一方面，还提供了一种位于光敏器件阵列内的拾取器件，所述器件包括：器件隔离区域，形成在半导体衬底内；光敏器件，通过所述器件隔离区域隔离；掺杂的拾取区域，形成在所述器件隔离区域内，其中，所述掺杂的拾取区域与所述器件隔离区域掺杂有相同类型的材料，并且所述掺杂的拾取区域比所述器件隔离区域具有更高的掺杂浓度；多晶硅伪栅极结构，形成在所述衬底上方，所述伪栅极结构包括至少部分地环绕所述器件隔离区域内形成的所述掺杂的拾取区域的拉长的结构；以及通孔，连接至所述拾取区域。附图说明当结合附图进行阅读时，从以下详细描述可以更好地理解本专利技术的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的论述，各个部件的尺寸可以任意地增大或缩小。图1是根据本文中描述的原理的一个实例的示出了光敏器件的阵列的示例性顶视图的示意图。图2A至图2D是根据本文中描述的原理的一个实例的示出了用于形成由器件隔离件与光敏器件分隔开的拾取(pickup)结构的工艺的顶视图和侧视图的示意图。图3A是根据本文中描述的原理的一个实例的示出了具有小间隙的示例性C形栅极结构的示意图。图3B是根据本文中描述的原理的一个实例的示出了包括四个单独的拉长结构的示例性栅极结构的示意图。图3C是根据本文中描述的原理的一个实例的示出了包括U形结构和拉长结构的示例性栅极结构的示意图。图3D是根据本文中描述的原理的一个实例的示出了包括两个L形结构的示例性栅极结构的示意图。图4是根据本文中描述的原理的一个实例的示出了用于形成由器件隔离件分隔开的拾取结构的示例性方法的流程图。具体实施方式应当理解，以下公开内容提供了许多用于实现本专利技术的不同特征的许多不同实施例或实例。下面描述了部件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。此外，在以下描述中，在第二工艺之前实施第一工艺可以包括在第一工艺之后直接实施第二工艺的实施例，并且也可以包括可以在第一工艺和第二工艺之间实施额外的工艺的实施例。为了简化和清楚的目的，可以以不同的比例任意地绘制各个部件。此外，在第二部件上方或者之上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，为便于描述，本文中可以使用诸如“在…之下”、“在…下方”、“下”、“在…之上”、“上”等的空间相对位置术语，以描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。例如，如果翻转附图中的器件，则描述为位于其他元件“下方”或“之下”的元件可以定向为在其他元件或部件“之上”。因此，示例性术语“在…下方”可以包括“在…之上”和“在…下方”的方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且因此可以对本文中使用的空间相对位置描述符同样作相应的解释。图1是示出了光敏器件的阵列100的示例性顶视图的示意图。根据本实例，光敏阵列100包括多个诸如光电二极管的光敏器件。每个光敏器件104与一组电路106相关。此外，阵列100本文档来自技高网...

【技术保护点】
一种器件，包括：器件隔离区域，形成在半导体衬底内，所述器件隔离区域具有间隙；一个或多个光敏器件，位于所述间隙中；伪栅极结构，形成在所述衬底上方；掺杂的拾取区域，形成在所述器件隔离区域内，其中，所述伪栅极结构包括部分地环绕所述掺杂的拾取区域的至少一个结构；以及通孔，连接至所述掺杂的拾取区域。

【技术特征摘要】
2013.07.08 US 13/936,9961.一种半导体器件，包括：器件隔离区域，形成在半导体衬底内，所述器件隔离区域具有间隙；一个或多个光敏器件，位于所述间隙中；伪栅极结构，形成在所述衬底上方；掺杂的拾取区域，形成在所述器件隔离区域内，其中，所述伪栅极结构包括部分地环绕所述掺杂的拾取区域的至少一个结构；以及通孔，连接至所述掺杂的拾取区域。2.根据权利要求1所述的半导体器件，其中，所述伪栅极结构邻近间隙，其中，所述间隙中形成有光敏器件。3.根据权利要求1所述的半导体器件，其中，所述伪栅极结构形成为C形。4.根据权利要求3所述的半导体器件，其中，位于C形伪栅极结构中的所述间隙的厚度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的两倍。5.根据权利要求1所述的半导体器件，其中，所述伪栅极结构形成为U形，其中，所述U形的开口端不面向邻近所述伪栅极结构的光敏器件。6.根据权利要求1所述的半导体器件，其中，所述伪栅极结构包括环绕所述掺杂的拾取区域的四个拉长的结构并留下四个间隙。7.根据权利要求1所述的半导体器件，还包括：在所述伪栅极结构的壁上形成的侧壁间隔件。8.根据权利要求1所述的半导体器件，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂剂，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度。9.根据权利要求8所述的半导体器件，其中，所述伪栅极结构是偏置的。10.根据权利要求1所述的半导体器件，其中，所述伪栅极结构由多晶硅制成。11.一种用于形成与光敏器件联合使用的晶体管器件的方法，所述方法包括：在半导体衬底内形成器件隔离区域；在所述器件隔离区域的间隙内形成光敏器件；在所述衬底上方形成伪栅极结构；邻近所述伪栅...

【专利技术属性】
技术研发人员：高敏峰，杨敦年，刘人诚，许慈轩，陈思莹，徐伟诚，曾晓晖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71