晶圆测试的方法和装置制造方法及图纸

本发明专利技术提供了一种用于测试晶圆的系统，包括探针卡和晶圆。探针卡包括至少一个第一探针位和至少一个第二探针位。晶圆包括多个管芯。至少一个第一探针位被配置为用于第一测试，而至少一个第二探针位被配置为用于第二测试。多个管芯中的每一个管芯都与第一探针焊盘和第二探针焊盘相对应。至少一个第一探针位中的每一个探针位都被配置为接触多个管芯中的每一个管芯的第一探针焊盘。至少一个第二探针位中的每一个探针位都被配置为接触多个管芯中的每一个管芯的第二探针焊盘。本发明专利技术还公开了晶圆测试的方法和装置。

【技术实现步骤摘要】
晶圆测试的方法和装置
[0001 ] 本专利技术涉及集成电路(IC)，更具体地涉及集成电路晶圆测试。
技术介绍
在半导体集成电路(IC)的制造过程中，在制造期间和装运之前对晶圆进行测试以确保正常工作。晶圆测试是一种测试技术，其中在自动测试设备(ATE)和形成在晶圆上的管芯之间建立临时电连接以验证IC的正常性能。 随着电路设计复杂度的提高、半导体制造工艺的快速发展以及对电路性能的要求，已经开发出具有三维(3D)结构的IC来提高电路的性能。存在制造3DIC所需的包括研磨、蚀刻、铣削、各种沉积技术等的许多不同的工艺。这些工艺可在所制造的器件上生成电荷。由于对单个管芯的更多测试模式(pattern)的要求提高，因此，测试时间和测试成本急剧增加。
技术实现思路
根据本专利技术的一个方面，提供了一种探针卡，包括:至少一个第一探针位；以及至少一个第二探针位；其中，至少一个第一探针位中的每一个都包括第一探测针，并且被配置为用于管芯的第一测试；至少一个第二探针位中的每一个都包括第二探测针，并且被配置为用于管芯的第二测试；以及第一探测针的覆盖区与第二探测针的覆盖区不同。 优选地，用于第一测试的第一探测针和用于第二测试的第二探测针所接触的探针焊盘位于管芯内。 优选地，用于第一测试的第一探测针所接触的探针焊盘位于管芯外部。 优选地，至少一个第一探针位中的一个第一探针位的第一探测针接触管芯的第一探针焊盘以在第一时间段内进行第一测试，并且至少一个第二探针位中的一个第二探针位的第二探测针接触管芯的第二探针焊盘以在第二时间段内进行第二测试。 优选地，在第一时间段内进行的第一测试的测试结果被配置为对在第二时间段内进行的第二测试的测试序列和/或测试模式进行微调。 优选地，至少一个第一探针位和至少一个第二探针位中的每一个都被配置为接触位于晶圆级堆叠件的表面上的凸块以进行接合后测试。 优选地，至少一个第一探针位的数目等于至少一个第二探针位的数目。 根据本专利技术的另一方面，提供了一种用于测试晶圆的系统，包括:探针卡，包括至少一个第一探针位和至少一个第二探针位；以及晶圆，包括多个管芯；其中，至少一个第一探针位被配置为用于第一测试，并且至少一个第二探针位被配置为用于与第一测试不同的第二测试；多个管芯中的每一个管芯都包括第一探针焊盘和第二探针焊盘；至少一个第一探针位中的每一个都被配置为接触多个管芯中相应的第一探针焊盘；以及至少一个第二探针位中的每一个都被配置为接触多个管芯中相应的第二探针焊盘。 优选地，至少一个第一探针位的覆盖区与至少一个第二探针位的覆盖区不同。 优选地，至少一个第一探针位中的一个第一探针位接触管芯的第一探针焊盘以在第一时间段内进行第一测试，并且至少一个第二探针位中的一个第二探针位接触管芯的第二探针焊盘以在第二时间段内进行第二测试。 优选地，在第一时间段内进行的第一测试的测试结果被配置为对在第二时间段内进行的第二测试的测试序列和/或测试模式进行微调。 优选地，第一探针焊盘的覆盖区与第二探针焊盘的覆盖区不同。 优选地，多个管芯中的一个管芯的第一探针焊盘位于相应管芯的外部。 优选地，多个管芯中的一个管芯的第一探针焊盘和第二探针焊盘都位于相应管芯中。 优选地，至少一个第一探针位的数目等于至少一个第二探针位的数目。 根据本专利技术的又一方面，提供了一种配置晶圆测试的方法，包括:通过第一组探针位中的每一个探针位探测与第一组管芯中的管芯相对应的第一组探针焊盘以在第一时间段内进行第一测试；以及通过第一组探针位中的每一个探针位探测与第二组管芯中的管芯相对应的第一组探针焊盘以进行第一测试，并且通过第二组探针位中的每一个探针位探测与第一组管芯中的管芯相对应的第二组探针焊盘以在第二时间段内进行第二测试。 优选地，该方法还包括:根据第一时间段内的第一测试的测试结果来微调第二时间段内的第二测试的测试序列或测试模式。 优选地，第一组探针位中的每一个探针位的覆盖区都与第二组探针位中的每一个探针位的覆盖区不同。 优选地，第一组探针焊盘中的每一个探针焊盘的覆盖区都与第二组探针焊盘中的每一个探针焊盘的覆盖区不同。 优选地，第一组管芯和第二组管芯中的每一个管芯的第一组探针焊盘都位于相应管芯的外部。 【附图说明】 图1是根据一些实施例的具有多位探针卡(mult1-site probe card)的晶圆测试系统100 ； 图2是根据一些实施例的图1中多个管芯122的管芯200的平面图； 图3是根据一些实施例的图1中晶圆120的管芯124和管芯126的详细平面图； 图4是根据一些实施例的具有多位探针卡的晶圆测试系统400 ； 图5是根据一些实施例的晶圆级堆叠件500的截面图； 图6是根据一些实施例的用于测试图5中的晶圆540或晶圆级堆叠件500的探针卡630 ;以及 图7示出了根据一些实施例的针对图1至图6中的结构的晶圆测试方法的流程图700。 【具体实施方式】 以下详细论述了本专利技术各个实施例的制作和使用。然而，应当认识到，各个实施例提供了许多可以在各种具体环境中具体化的可应用专利技术创新。所论述的具体实施例仅仅是说明性的，并没有限制本专利技术的范围。 对示例性实施例的描述旨在结合附图来阅读，附图被认为是整个书面描述的一部分。在此描述中，相对术语诸如“下”、“上”、“水平”、“垂直”、“上方”、“下方”、“向上”、“向下”、“顶部”和“底部”及其派生词(例如，“水平地”、“向下地”、“向上地”等)应该被解释为指代如随后所述的或者如讨论中的附图所示的方位。这些相对术语是为了便于描述，但并不要求装置按照具体方位来构造或操作。除非另有明确描述，关于附接、连接等的术语(诸如“连接”和“互连”)是指其中一个结构直接地或通过插入结构间接地固定或附接至另一结构的关系。 一些实施例具备以下特征和/或优势的一种或其组合。一种用于测试晶圆的系统包括探针卡和晶圆。探针卡包括至少一个第一探针位和至少一个第二探针位。晶圆包括多个管芯。至少一个第一探针位被配置为用于第一测试，而至少一个第二探针位被配置为用于第二测试。多个管芯中的每一个管芯都与第一探针焊盘和第二探针焊盘相对应。至少一个第一探针位中的每一个探针位都被配置为接触多个管芯中的每一个管芯的第一探针焊盘。至少一个第二探针位中的每一个探针位都被配置为接触多个管芯中的每一个管芯的第二探针焊盘。至少一个第一探针位中的一个探针位接触管芯的第一探针焊盘以在第一时间段内进行第一测试，而至少一个第二探针位中的一个探针位接触管芯的第二探针焊盘以在第二时间段内进行第二测试。 图1是根据一些实施例的具有多位探针卡的晶圆测试系统100。系统100包括测试仪(未示出)的测试头112、探针卡130和晶圆120，其通常被称为待测晶圆。探针接口 114被设置为连接测试头112和探针卡130。探针卡130包括探针卡印刷电路板(PCB) 132、探针位134和探针位136。探针位134包括探针卡衬底和探针卡头140以及探测针144。探针位136包括探针卡衬底和探针卡头142以及探测针146。探针卡衬底和探针卡头140和142被配置为分别在探针卡PCB132与探测针144和探测针146之间提供信本文档来自技高网...

【技术保护点】
一种探针卡，包括：至少一个第一探针位；以及至少一个第二探针位；其中：所述至少一个第一探针位中的每一个都包括第一探测针，并且被配置为用于管芯的第一测试；所述至少一个第二探针位中的每一个都包括第二探测针，并且被配置为用于所述管芯的第二测试；以及所述第一探测针的覆盖区与所述第二探测针的覆盖区不同。

【技术特征摘要】
2013.06.11 US 13/915,4091.一种探针卡，包括: 至少一个第一探针位；以及 至少一个第二探针位； 其中: 所述至少一个第一探针位中的每一个都包括第一探测针，并且被配置为用于管芯的第一测试； 所述至少一个第二探针位中的每一个都包括第二探测针，并且被配置为用于所述管芯的第二测试；以及 所述第一探测针的覆盖区与所述第二探测针的覆盖区不同。2.根据权利要求1所述的探针卡，其中，用于所述第一测试的所述第一探测针和用于所述第二测试的所述第二探测针所接触的探针焊盘位于所述管芯内。3.根据权利要求1所述的探针卡，其中，用于所述第一测试的所述第一探测针所接触的探针焊盘位于所述管芯外部。4.根据权利要求1所述的探针卡，其中，所述至少一个第一探针位中的一个第一探针位的所述第一探测针接触所述管芯的第一探针焊盘以在第一时间段内进行所述第一测试，并且所述至少一个第二探针位中的一个第二探针位的第二探测针接触所述管芯的第二探针焊盘以在第二时间段内进行所述第二测试。5.根据权利要求4所述的探针卡，其中，在所述第一时间段内进行的所述第一测试的测试结果被配置为对在所述第二时间段内进行的所述第二测试的测试序列和/或测试模式进行微调。6.根据权利要求1所述的探针卡，其中，所述至少一个第一探针位和...

【专利技术属性】
技术研发人员：王敏哲，彭经能，林鸿志，陈颢，李尚儒，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71