本发明提供了一种具有源极/漏极应力源的集成电路结构，包括：栅叠件，位于半导体衬底上方；以及硅锗区，延伸至半导体衬底内并且与栅叠件邻近。硅锗区具有顶面，并且顶面的中心部分从顶面的边缘部分凹陷从而形成凹槽。边缘部分位于中心部分的相对两侧。本...

本发明提供了多高度半导体结构。一种或多种半导体布置以及用于形成这种半导体布置的技术。在衬底上方形成诸如多晶硅层或层间介电(ILD)层的层。在该层上方形成光刻胶掩模。光刻胶掩模包括层的目标区上方的开口区，而且包括层的第二区上方的保护区。通...

本发明提供了形成具有有机光电二极管的图像传感器的实施例。在有机光电二极管中形成沟槽以增大PN结的界面面积，这改进了光电二极管的量子效率(QE)。以液体形式施加有机P型材料以填充沟槽。可以使用具有不同的功函值和厚度的P型材料的混合物以满足...

一种三维芯片堆叠件包括：接合至第二芯片的第一芯片以在它们之间形成接合的互连件。接合的互连件包括：位于第一芯片的第一衬底上方的第一导电柱、位于第二芯片的第二衬底上方的第二导电柱和介于第一导电柱和第二导电柱之间的接合结构。接合结构包括邻近第...

本公开提供一种半导体结构，其包括导电层和导电层上方的电阻可配置结构。电阻可配置结构包括第一电极、第一电极上方的电阻可配置层以及电阻可配置层上方的第二电极。第一电极具有第一侧壁、第二侧壁以及导电层上的底面。第一侧壁和第二侧壁之间的接合处包...

本发明公开了一种新型静态随机存取存储（SRAM）器件，包括：多个存储器阵列层，其中的一层垂直地设置在另一层的上方；设置在每个存储器阵列层上的层译码器电路；设置在每个层阵列层上的字线驱动器电路；多个互补位线对，每个互补位线对都垂直地延伸以...

本发明公开了一种具有掺氮的填充介电质的隔离部件以及形成该隔离部件的方法。在一个示例性实施例中，形成隔离部件的方法包括接收具有顶面的衬底。在衬底中蚀刻凹槽，该凹槽从顶面延伸至衬底中。在凹槽内沉积介电质，使得沉积介电质包括在化学汽相沉积工艺...

本发明提供了一种存储结构，该存储结构包括位于导电结构上方的具有第一顶面的第一介电层。第一介电层中的第一开口暴露导电结构的区域并且具有内侧壁表面。具有第一部分和第二部分的第一电极结构位于导电结构的暴露区域上方。第二部分沿内侧壁结构向上延伸...

本发明提供了用于制造半导体器件结构的系统和方法。示例性半导体器件结构包括第一器件层、第二器件层和层间连接结构。第一器件层形成在衬底上并且包括第一半导体器件，第一半导体器件包括第一电极结构。第二器件层形成在第一器件层上并且包括第二半导体器...

本发明提供了一种方法，包括实施第一溅射以在半导体区的表面上形成第一金属膜。使用第一离子能量实施第一溅射。该方法还包括实施第二溅射以在第一金属膜上方形成与第一金属膜接触的第二金属膜，其中第一和第二金属膜包括相同的金属。使用比第一离子能量低...

本发明公开了半导体器件及其制造方法。在一些实施例中，半导体器件包括衬底以及设置在衬底上方的多个接触焊盘。接触焊盘被布置为球栅阵列（BGA），并且BGA包括多个拐角。金属坝被设置在BGA的多个拐角中的每一个拐角周围。

本发明提供了一种互连装置及其形成方法。将两个衬底（诸如晶圆、管芯、或晶圆和管芯）接合在一起。使用第一掩模形成部分地延伸至形成在第一晶圆上的互连件的第一开口。形成介电衬层，然后使用相同的掩模实施另一个蚀刻工艺。继续蚀刻工艺以暴露出形成在第...

本发明提供了一种或多种半导体布置以及用于形成这种半导体布置的技术。例如，利用一个或多个硅和硅锗叠层，以形成包括锗纳米线沟道的PMOS晶体管和包括硅纳米线沟道的NMOS晶体管。在一个实例中，氧化第一硅和硅锗叠层，以将硅转化为氧化硅区，去除...

本发明提供了使用至少一个热电冷却器冷却三维集成电路（3D IC）的系统和方法，其中，热电冷却器通过多个导电柱连接到3D IC。在一些实施例中，控制器控制向热电冷却器的电力供应，且温度监测器向控制器提供温度输入。在一些实施例中，控制器通过...

本发明提供了闪存结构及其形成方法。提供了半导体器件结构的机制的实施例。该半导体器件结构包括衬底和设置在衬底上方的字线单元。半导体器件进一步包括设置在衬底上方并且紧邻字线单元的存储栅极和位于存储栅极的侧壁上的间隔件。间隔件和字线单元位于存...

提供了一种用于形成光电二极管的方法。该方法包括：通过使用导电层在衬底上方形成第一对电极和第二对电极；在衬底上方形成介电层；图案化衬底上方的介电层；在衬底上方形成光电转换层；以及在光电转换层上方形成彩色滤光层，其中，介电层的至少一部分将对...

本发明提供了一种光敏器件。该光敏器件包括供体受体混合(PIN)结构。PIN结构包括：有机空穴传输层；有机电子传输层；以及夹在空穴传输有机材料层和电子传输有机材料层之间的混合层。混合层包括n型有机材料和p型有机材料的混合物。本发明提供了具...

本发明涉及用于具有共享PODE的标准集成电路单元的泄漏预估的系统和方法。本发明的制造使用具有共享的氧化物限定区边缘上多晶硅(PODE)的邻接单元的集成电路的系统和方法，包括：在多个不同单元中模拟单元间漏电流。多个不同单元的每一个邻接另一...

本发明公开了一种半导体器件及其制造方法。在一些实施例中，半导体器件包括配置在工件上方的导电部件，每个导电部件都包括导线部分和通孔部分。阻挡层配置在每个导电部件的侧壁上和每个导电部件的通孔部分的底面上。阻挡层包括介电层。第一绝缘材料层配置...

本发明涉及通孔限定方案。本发明的方法包括在第一介电层上方限定金属图案化层。第一介电层设置在蚀刻停止层上方，且蚀刻停止层设置在第二介电层上方。在金属图案化层和第一介电层上方生长间隔层。在第一介电层中形成具有金属宽度的金属沟槽。在第二介电层...