本发明专利技术提供了用于制造半导体器件结构的系统和方法。示例性半导体器件结构包括第一器件层、第二器件层和层间连接结构。第一器件层形成在衬底上并且包括第一半导体器件，第一半导体器件包括第一电极结构。第二器件层形成在第一器件层上并且包括第二半导体器件，第二半导体器件包括第二电极结构。第一层间连接结构包括一种或多种第一导电材料并且被配置为电连接至第一电极结构和第二电极结构。
【技术实现步骤摘要】
使用多层结构制造的半导体逻辑电路
本专利技术总体涉及半导体器件结构，更具体地，涉及多层结构。
技术介绍
通常传统的集成电路（IC)技术被实施为将诸如晶体管的多个半导体器件集成在 单个集成电路（IC)芯片的大约同一层面上。
技术实现思路
根据本文所所述的教导，提供了用于制造半导体器件结构的系统和方法。示例性 半导体器件结构包括第一器件层、第二器件层和层间连接结构。第一器件层形成在衬底上 且包括第一半导体器件，第一半导体器件包括第一电极结构。第二器件层形成在第一器件 层上且包括第二半导体器件，第二半导体器件包括第二电极结构。第一层间连接结构包括 一个或多个第一半导体材料并且被配置为电连接至第一电极结构和第二电极结构。 在一个实施例中，提供了一种制造半导体器件结构的方法。例如，在衬底上形成包 括第一半导体器件的第一器件层。第一半导体器件包括第一电极结构。形成包括一种或多 种导电材料的层间连接结构。层间连接结构电连接至第一电极结构。在第一器件层上形成 包括第二半导体器件的第二器件层。第二半导体器件包括电连接至层间连接结构的第二电 极结构。 根据本专利技术的一个方面，提供了一种半导体器件结构，包括：第一器件层，形成在 衬底上并且包括第一半导体器件，第一半导体器件包括第一电极结构；第二器件层，形成在 第一器件层上并且包括第二半导体器件，第二半导体器件包括第二电极结构；以及第一层 间连接结构，包括一种或多种第一导电材料并且被配置为电连接至第一电极结构和第二电 极结构。 优选地，第一半导体器件包括第一晶体管，第一晶体管包括第一栅电极结构、第一 源电极结构和第一漏电极结构；第二半导体器件包括第二晶体管，第二晶体管包括第二栅 电极结构、第二源电极结构和第二漏电极结构；第一栅电极结构与第一电极结构相应；以 及第二栅电极结构与第二电极结构相应。 优选地，第一源电极结构被配置为接收第一预设电压；第二源电极结构被配置为 接收第二预设电压；第一栅电极结构和第二栅电极结构被配置为接收输入信号；以及第一 漏电极结构和第二漏电极结构被配置为提供输出信号。 优选地，该半导体器件结构还包括：第三器件层，形成在第二器件层上并且包括导 电层。 优选地，该半导体器件结构还包括：第二层间连接结构，包括一种或多种第二导电 材料，并且被配置为电连接至第一源电极结构和导电层；以及第三层间连接结构，包括一种 或多种第三导电材料，并且被配置为电连接至第二源电极结构和导电层。 优选地，该半导体器件结构还包括：第二层间连接结构，包括一种或多种第二导电 材料，并且被配置为电连接至第二栅电极结构和导电层。 优选地，该半导体器件结构还包括：第二层间连接结构，包括一种或多种第二导电 材料，并且被配置为电连接至第二漏电极结构和导电层；以及第三层间连接结构，包括一种 或多种第三导电材料，并且被配置为电连接至第一漏电极结构和第二漏电极结构。 优选地，该半导体器件结构还包括：第三半导体器件，形成在第一器件层中，并且 包括第三电极结构；第四半导体器件，形成在第二器件层中，并且包括第四电极结构；以及 第二层间连接结构，包括一种或多种第二导电材料，并且被配置为电连接至第三电极结构 和第四电极结构。 优选地，第三半导体器件包括第三晶体管，第三晶体管包括第三栅电极结构、第三 源电极结构和第三漏电极结构；第四半导体体器件包括第四晶体管，第四晶体管包括第四 栅电极结构、第四源电极结构和第四漏电极结构；第三栅电极结构与第三电极结构相应； 第四栅电极结构与第四电极结构相应；第三漏电极结构被配置为电连接至第一漏 电极结构；以及第四漏电极结构被配置为电连接至第二漏电极结构。 优选地，第一源电极结构和第三源电极结构被配置为接收第一预设电压；第二源 电极结构被配置为接收第二预设电压；第一栅电极结构和第二栅电极结构被配置为接收第 一输入信号；第三栅电极结构和第四栅电极结构被配置为接收第二输入信号；以及第一漏 电极结构和第四源电极结构被配置为提供输出信号。 优选地，该半导体器件结构还包括：第三层间连接结构，包括一种或多种第三导电 材料，并且被配置为电连接至第一源电极结构和导电层；以及第四层间连接结构，包括一种 或多种第四导电材料，并且被配置为电连接至第二源电极结构和导电层。 优选地，该半导体器件结构还包括：第三层间连接结构，包括一种或多种第三导电 材料，并且被配置为电连接至第二栅电极结构和导电层。 优选地，该半导体器件结构还包括：第三层间连接结构，包括一种或多种第三导电 材料，并且被配置为电连接至第一漏电极结构和导电层。 优选地，该半导体器件结构还包括：第三层间连接结构，包括一种或多种第三导电 材料，并且被配置为电连接至第三源电极结构和导电层；以及第四层间连接结构，包括一种 或多种第四导电材料，并且被配置为电连接至第四源电极结构和导电层。 优选地，第三源电极结构被配置为接收第一预设电压；第二源电极结构和第四源 电极结构被配置为接收第二预设电压；第一栅电极结构和第二栅电极结构被配置为接收第 一输入信号；第三栅电极结构和第四栅电极结构被配置为接收第二输入信号；以及第一源 电极结构、第二漏电极结构和第四漏电极结构被配置为提供输出信号。 优选地，该半导体器件结构还包括：第三层间连接结构，包括一种或多种第三导电 材料，并且被配置为电连接至第一源电极结构和导电层；以及第四层间连接结构，包括一种 或多种第四导电材料，并且被配置为电连接至第二源电极结构和导电层。 优选地，该半导体器件结构还包括：第三层间连接结构，包括一种或多种第三导电 材料，并且被配置为电连接至第二漏电极结构和导电层。 优选地，第三晶体管是P沟道晶体管；以及第四晶体管是N沟道晶体管。 优选地，第一晶体管是P沟道晶体管；以及第二晶体管是N沟道晶体管。 根据本专利技术的另一方面，提供了一种制造半导体器件结构的方法，该方法包括：在 衬底上形成包括第一半导体器件的第一器件层，第一半导体器件包括第一电极结构；形成 包括一种或多种导电材料的层间连接结构，层间连接结构电连接至第一电极结构；以及在 第一器件层上形成包括第二半导体器件的第二器件层，第二半导体器件包括电连接至层间 连接结构的第二电极结构。 【附图说明】 图I (A)示出了多层半导体器件结构的示例图； 图I (B)是示出了多层半导体器件结构的特定部件的示例图； 图I (C)示出了图I (B)中所示的多层半导体器件结构的截面图； 图2 (A)至图2 (G) (d)示出了使用多层半导体器件结构制造的反相器的示例 图； 图3 (A)至图3 (G) (f)示出了使用多层半导体器件结构制造的NAND门的示例 图； 图4 (A)至图4 (G) (f)示出了使用多层半导体器件结构制造的NOR门的示例 图； 图5示出了用于制造半导体器件结构的示例性流程图； 图6示出了用于制造半导体器件结构的另一个示例性流程图 【具体实施方式】 在IC芯片上的同一层面上制造不同的半导体器件可能具有一些缺陷。例如，可能 需要多个工艺步骤来制造不同的半导体器件，并且制造费用经常随着将本文档来自技高网...
【技术保护点】
一种半导体器件结构，包括：第一器件层，形成在衬底上并且包括第一半导体器件，所述第一半导体器件包括第一电极结构；第二器件层，形成在所述第一器件层上并且包括第二半导体器件，所述第二半导体器件包括第二电极结构；以及第一层间连接结构，包括一种或多种第一导电材料并且被配置为电连接至所述第一电极结构和所述第二电极结构。
【技术特征摘要】
2013.08.27 US 14/010,6481. 一种半导体器件结构，包括： 第一器件层，形成在衬底上并且包括第一半导体器件，所述第一半导体器件包括第一 电极结构； 第二器件层，形成在所述第一器件层上并且包括第二半导体器件，所述第二半导体器 件包括第二电极结构；以及 第一层间连接结构，包括一种或多种第一导电材料并且被配置为电连接至所述第一电 极结构和所述第二电极结构。2. 根据权利要求1所述的半导体器件，其中： 所述第一半导体器件包括第一晶体管，所述第一晶体管包括第一栅电极结构、第一源 电极结构和第一漏电极结构； 所述第二半导体器件包括第二晶体管，所述第二晶体管包括第二栅电极结构、第二源 电极结构和第二漏电极结构； 所述第一栅电极结构与所述第一电极结构相应；以及 所述第二栅电极结构与所述第二电极结构相应。3. 根据权利要求2所述的半导体器件结构，其中： 所述第一源电极结构被配置为接收第一预设电压； 所述第二源电极结构被配置为接收第二预设电压； 所述第一栅电极结构和所述第二栅电极结构被配置为接收输入信号；以及 所述第一漏电极结构和所述第二漏电极结构被配置为提供输出信号。4. 根据权利要求2所述的半导体器件结构，还包括： 第三器件层，形成在所述第二器件层上并且包括导电层。5. 根据权利要求4所述的半导体器件结构，还包括： 第二层间连接结构，包括一种或多种第二导电材料，并且被配置为电连接至所述第一 源电极结构和所述...
【专利技术属性】
技术研发人员：林以唐，万幸仁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。