台湾积体电路制造股份有限公司专利技术

台湾积体电路制造股份有限公司共有17109项专利

  • 烘烤装置和方法
    提供了一种用于烘烤晶圆的烘烤装置。烘烤装置包括晶圆吸盘,配置为保持晶圆,以及加热器件,设置在晶圆吸盘上方并且配置为加热晶圆。烘烤装置还包括承载手臂,配置为将晶圆转移至晶圆吸盘上方。当晶圆由晶圆吸盘保持时,晶圆吸盘物理接触晶圆的底面的中心...
  • 半导体器件和方法
    本发明提供了半导体器件和方法,该方法利用单个掩模来形成用于衬底通孔以及介电通孔的开口。在实施例中,在第一半导体器件和第二半导体器件上方和之间沉积接触蚀刻停止层。在第一半导体器件和第二半导体器件之间的接触蚀刻停止层上方沉积介电材料。利用接...
  • 化学增幅光阻材料、共聚物及微影方法
    本发明提供一种化学增幅光阻材料、共聚物及微影方法。敏感材料包含一共聚物,共聚物包括聚合物单元,聚合物单元包括:疏水单元;亲水单元,亲水单元包含酸产生剂;以及连接单元,连接单元接合于疏水单元与亲水单元之间,连接单元包含遇酸不稳定基团。当以...
  • 用于在半导体制造中控制等离子体的系统和方法
    本发明的实施例提供了一种用于在半导体制造中控制等离子体的等离子体处理系统和方法。该系统包括被配置为生成等离子体的远程等离子体模块。该系统还包括被配置为接收等离子体的化合物混合室。该系统还包括被配置为接收来自化合物混合室的用于处理的等离子...
  • 半导体器件结构的结构和形成方法
    提供了半导体器件结构的结构和形成方法。半导体器件结构包括位于半导体衬底上方的栅极堆叠件和位于栅极堆叠件上方的覆盖元件。覆盖元件具有上部和下部,并且上部比下部更宽。半导体器件结构还包括位于覆盖元件的侧壁和栅极堆叠件的侧壁上方的间隔元件。本...
  • 背侧照明(BSI)图像传感器及其制造方法
    本发明提供了用于使用全局快门捕获的背侧照明(BSI)互补金属氧化物半导体(CMOS)图像传感器的垂直转移栅极结构。提供了一种背侧照明(BSI)互补金属氧化物半导体(CMOS)图像传感器,其使用垂直转移栅极结构用于提高量子效率(QE)和全...
  • 半导体器件及其制造方法
    本发明提供一种制造Fin FET的方法,方法包括在衬底上形成鳍结构。鳍结构包括上层,并且从隔离绝缘层暴露上层的一部分。在鳍结构的一部分上方形成栅极结构。在栅极结构和未被栅极结构覆盖的鳍结构上方形成非晶层。通过对非晶层进行部分地再结晶,在...
  • 半导体器件结构的结构和形成方法
    提供半导体器件结构的结构和形成方法。该半导体器件结构包括位于半导体衬底上方的鳍结构。该半导体器件结构也包括覆盖部分鳍结构的栅极堆叠件。该栅极堆叠件包括第一部分和邻近鳍结构的第二部分,并且第一部分宽于第二部分。
  • 具有不均匀栅极结构的鳍式场效应晶体管(FinFET)器件结构及其形成方法
    本发明实施例提供了一种FinFET器件结构。FinFET器件结构包括:形成在衬底上方的隔离结构和形成在衬底上方的鳍结构。FinFET器件结构包括形成在鳍结构上方的第一栅极结构和第二栅极结构,并且第一栅极结构在平行于鳍结构的方向上具有第一...
  • 半导体装置及其制造方法
    本发明提供半导体装置的制造方法,包含形成鳍式结构,其包含阱层、阱层上的氧化物层和氧化物层上的通道层。形成隔离绝缘层使得通道层从隔离绝缘层突出,且至少一部份的氧化物层嵌入隔离绝缘层内。形成栅极结构于鳍式结构的一部分和隔离绝缘层上。通过蚀刻...
  • 图案化光致抗蚀剂的去除
    本发明涉及图案化光致抗蚀剂的去除。具体的,本发明提供一种用于执行光刻工艺的方法。所述方法在光致抗蚀剂已被用作为蚀刻掩模后,促进光致抗蚀剂从晶片的去除。所述光致抗蚀剂可以是负色调光致抗蚀剂,其经历曝露于电磁能的交联过程。通过降低的曝光后烘...
  • 用于半导体器件的栅极堆叠的制造方法
    提供了一种用于半导体器件的栅极堆叠的制造方法。此方法包括:沉积多个栅极堆叠形成层于半导体表面上;依照预期的栅极堆叠的尺寸图案化附加栅极层,露出金属层的上表面;将功函数调控杂质从金属层露出的上表面掺入该金属层中且掺入该图案化的附加栅极层中...
  • 半导体结构及其形成方法
    本发明揭露一种在半导体结构上方提供绝缘特征的方法。所述方法包括以下步骤:在半导体基板上方形成鳍状结构,在鳍状结构上方形成氧化物层,其中形成氧化物层的步骤包括在鳍状结构上利用溶剂混合物执行湿式化学氧化制程,在氧化物层上方形成介电层,以及在...
  • 非对称源极/漏极深度
    一种半导体器件,包括:具有第一区和第二区的衬底;位于第一区中的n型晶体管,n型晶体管包括第一组源极/漏极部件;以及位于第二区中的p型晶体管,p型晶体管包括第二组源极/漏极部件。第二组源极/漏极部件比第一组源极/漏极部件延伸得更深。本发明...
  • 具有低功率逻辑器件的分栅式闪存单元器件的形成方法
    本发明提供了一种嵌入式闪存器件。栅叠件包括布置在浮栅上方的控制栅极。擦除栅极布置为与栅叠件的第一侧相邻。字线布置为与第一侧相对的栅叠件的第二侧相邻。字线包括相较于字线的顶面显示出降低的高度且位于字线中与栅叠件相对的一侧上的字线横档。多晶...
  • 具有抑制带外辐射的ITO吸收件的EUV掩模
    本发明也提供了光刻掩模。光刻掩模包括含有低热膨胀材料(LTEM)的衬底。反射结构设置在衬底上方。覆盖层设置在反射结构上方。吸收层设置在覆盖层上方。吸收层包含氧化铟锡(ITO)材料。在一些实施例中,ITO材料具有SnO6晶体结构。本发明还...
  • 半导体器件阵列的参数确定方法和装置
    本发明公开了一种半导体器件阵列的参数确定方法和装置,其中,该方法包括:获取对多个规模的阵列的物理参数进行采样后得到的采样结果;对于每个规模的阵列,根据该阵列的采样结果和该阵列的规模确定用于表示该阵列的采样结果与规模之间关系的关系参数;对...
  • 半导体器件及其制造方法
    制造半导体器件的方法可以包括:在绝缘层中形成开口以暴露衬底的主要表面的部分,该衬底包括第一半导体材料;使用第一外延生长工艺在开口中形成突出件,该突出件包括设置在开口中的第一部分和延伸出开口的第二部分,该突出件包括与第一半导体材料不同的第...
  • 制造Fin-FET器件的装置和方法
    一种制造Fin-FET器件的方法包括在衬底中形成多个鳍,其中,该衬底包括中心区域和围绕该中心区域的外围区域。栅极材料层沉积在鳍上方,且用蚀刻气体蚀刻栅极材料层以形成栅极,其中,该蚀刻气体以中心区域处的流速与外围区域处的流速的比率在从0....
  • 半导体器件结构和方法
    提供了多层半导体器件结构和制造方法。在一个实施例中,第一半导体层、第一绝缘体层、第二半导体层、第二绝缘体层和第三半导体层形成在衬底上方。第一晶体管包括第一半导体层、第一绝缘体层和第二半导体层,以及第二晶体管包括第二半导体层、第二绝缘体层...