半导体器件和方法技术

本发明专利技术提供了半导体器件和方法，该方法利用单个掩模来形成用于衬底通孔以及介电通孔的开口。在实施例中，在第一半导体器件和第二半导体器件上方和之间沉积接触蚀刻停止层。在第一半导体器件和第二半导体器件之间的接触蚀刻停止层上方沉积介电材料。利用接触蚀刻停止层和介电材料的不同材料，使得单个掩模可以用于形成穿过第一半导体器件的衬底通孔并且以形成穿过介电材料的介电通孔。

【技术实现步骤摘要】

本专利技术的实施例涉及集成电路器件，更具体地，涉及半导体器件和方法。
技术介绍
由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断改进，半导体工业已经经历了快速增长。在大多数情况下，集成度的这种改进来自最小部件尺寸的反复减小(例如，朝着亚20nm节点缩小半导体工艺节点)，这允许更多的部件集成到给定区域。随着最近对小型化、更高的速度和更大的带宽以及更低的功耗和更短时延的需求增长，对半导体管芯的更小和更有创造性的封装技术的需求也增长。随着半导体技术进一步发展，堆叠式半导体器件(例如，3D集成电路(3D IC))已经作为有效替代出现以进一步减小半导体器件的物理尺寸。在堆叠式半导体器件中，在不同的半导体晶圆上制造诸如逻辑电路、存储器电路、处理器电路等的有源电路。两个以上的半导体晶圆可以彼此堆叠地安装以进一步减小半导体器件的形状因数。两个半导体晶圆或管芯可以通过合适的接合技术接合在一起。常用的接合技术包括直接接合、化学活化接合、等离子体活化接合、阳极接合、共晶接合、玻璃熔块接合、粘合接合、热压缩接合、反应接合等。在堆叠式半导体晶圆之间可以提供电气连接。堆叠式半导体器件可以提供较高的密度和较小的形状因数，并且允许增大的性能和较低的功耗。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：第一半导体管芯，接合至第二半导体管芯；接触蚀刻停止层，与所述第一半导体管芯的至少三
侧和所述第二半导体管芯的顶面物理接触；介电材料，位于所述接触蚀刻停止层的与所述第二半导体管芯相反的一侧上，并且所述介电材料的顶面与所述接触蚀刻停止层在同一平面上；第一通孔，延伸穿过所述接触蚀刻停止层和所述第一半导体管芯；以及第二通孔，延伸穿过所述介电材料和所述接触蚀刻停止层。根据本专利技术的另一实施例，提供了一种半导体器件，包括：第一半导体管芯，接合至第二半导体管芯；第一通孔，延伸穿过蚀刻停止层和所述第一半导体管芯，其中，所述第一半导体管芯位于所述蚀刻停止层和所述第二半导体管芯之间；以及第二通孔，延伸穿过介电材料和所述蚀刻停止层，其中，所述蚀刻停止层位于所述介电材料和所述第二半导体管芯之间。根据本专利技术的又一实施例，提供了一种制造半导体器件的方法，所述方法包括：将第一半导体管芯和第二半导体管芯接合至晶圆；在所述第一半导体管芯和所述第二半导体管芯上方沉积蚀刻停止层；在所述第一半导体管芯和所述第二半导体管芯之间的所述蚀刻停止层上方沉积介电材料；实施第一蚀刻工艺以图案化位于所述第一半导体管芯和所述第二半导体管芯上方的所述蚀刻停止层，但是不图案化位于所述介电材料下方的所述蚀刻停止层；实施第二蚀刻工艺以在所述介电材料中形成第一开口；实施第三蚀刻工艺以在所述第一半导体管芯中形成第二开口；在所述第一开口和所述第二开口内沉积衬垫材料；将所述衬垫材料用作掩模来蚀刻所述第一开口下方的所述第一半导体管芯和所述第二开口下方的所述蚀刻停止层；以及以导电材料填充所述第一开口的剩余部分和所述第二开口的剩余部分。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据一些实施例的接合至第一晶圆的第一半导体器件、第二半导体器件和第三半导体器件。图2示出了根据一些实施例的第一半导体器件、第二半导体器件和第
三半导体器件上方的蚀刻停止层和介电材料的布置。图3示出了根据一些实施例的平坦化工艺以及抗反射涂层和中间层的布置。图4示出了根据一些实施例的第一光刻胶的布置。图5A至图5C示出了根据一些实施例的将第一光刻胶用作掩模实施的一系列蚀刻。图6示出了根据一些实施例的第一光刻胶的去除。图7示出了根据一些实施例的衬垫材料的沉积。图8示出了根据一些实施例的衬垫材料的蚀刻。图9示出了根据一些实施例的硅通孔和介电通孔的形成。图10示出了根据一些实施例的第一晶圆的分割。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。现在参照图1，示出了晶圆上芯片(CoW)接合配置中的具有接合至第一晶圆101的第一半导体器件103、第二半导体器件105和第三半导体
器件107的第一晶圆101。在实施例中，第一晶圆101包括第一衬底109、第一有源器件层111、第一金属化层113、第一钝化层114和第一接触焊盘115。在实施例中，制造第一衬底109、第一有源器件层111、第一金属化层113、第一钝化层114和第一接触焊盘115以形成例如第四半导体器件102、第五半导体器件104和第六半导体器件106。第四半导体器件102设计为与例如第一半导体器件103共同工作，第五半导体器件104设计为与例如第二半导体器件105共同工作，并且第六半导体器件106设计为与例如第三半导体器件107一起工作。第一衬底109可以包括掺杂或未掺杂的块状硅或者绝缘体上硅(SOI)衬底的有源层。通常地，SOI衬底包括诸如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合的半导体材料的层。可以使用的其他衬底包括多层衬底、梯度衬底、玻璃衬底、陶瓷衬底或混合取向衬底。第一晶圆101内的可选择的第一有源器件层111可以包括诸如晶体管、电容器、电阻器、电感器等的各种有源器件和无源器件，各种有源器件和无源器件可以用于生成第一晶圆101的设计所需要的期望的结构和功能。可以使用任何合适的方法在第一衬底109内或上形成第一晶圆101内的有源器件。第一金属化层113形成在第一衬底109上方以及第一有源器件层111内的有源器件(如果存在)上方，并且可以用于将例如随后附接的第一半导体器件103、第二半导体器件105和第三半导体器件107与有源器件层111内的有源器件连接。在实施例中，第一金属化层113由介电材料和导电材料的交替层形成并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在实施例中，可以存在四个金属化层，但是介电材料层和导电材料层的精确数量取决于第四半导体器件102、第五半导体器件104和第六半导体器件106的设计。第一接触焊盘115可以形成在第一金属化层113上方并且与第一金属化层113电接触以给第四半导体器件102、第五半导体器件104和第本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一半导体管芯，接合至第二半导体管芯；接触蚀刻停止层，与所述第一半导体管芯的至少三侧和所述第二半导体管芯的顶面物理接触；介电材料，位于所述接触蚀刻停止层的与所述第二半导体管芯相反的一侧上，并且所述介电材料的顶面与所述接触蚀刻停止层在同一平面上；第一通孔，延伸穿过所述接触蚀刻停止层和所述第一半导体管芯；以及第二通孔，延伸穿过所述介电材料和所述接触蚀刻停止层。

【技术特征摘要】
2015.01.07 US 14/591,8091.一种半导体器件，包括：第一半导体管芯，接合至第二半导体管芯；接触蚀刻停止层，与所述第一半导体管芯的至少三侧和所述第二半导体管芯的顶面物理接触；介电材料，位于所述接触蚀刻停止层的与所述第二半导体管芯相反的一侧上，并且所述介电材料的顶面与所述接触蚀刻停止层在同一平面上；第一通孔，延伸穿过所述接触蚀刻停止层和所述第一半导体管芯；以及第二通孔，延伸穿过所述介电材料和所述接触蚀刻停止层。2.根据权利要求1所述的半导体器件，其中，所述第一通孔延伸至所述第二半导体管芯。3.根据权利要求1所述的半导体器件，其中，所述第一通孔至少部分地内衬有所述介电材料。4.根据权利要求3所述的半导体器件，其中，所述介电材料仅覆盖所述第一通孔的部分侧壁。5.根据权利要求1所述的半导体器件，其中，所述第一通孔与所述第一半导体管芯内的第一接触焊盘以及所述第二半导体管芯内的第二接触焊盘物理接触。6.根据权利要求1所述的半导体器件，其中，所述第一通孔具有第一顶面，所述第二通孔具有第二顶面，并且所述第一顶面与所述第二顶面在同一平面上。7.根据权利要求1所述的半导体器件，还包括：抗反射层，位于所述第一半导体管芯和所述介电材料上方...

【专利技术属性】
技术研发人员：蔡承竣，张宏宾，杨固峰，陈怡秀，邱文智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71