本揭示文件有关一种效能计算系统、效能计算方法与电子装置。一种效能计算方法，适用于晶片，晶片包含多个振荡器电路系统，多个振荡器电路系统用于产生多个振荡信号，且用于感测晶片的工作状态以改变多个振荡信号的周期。计算方法包含以下流程：当晶片处于...

本发明实施例涉及晶片级测试方法及装置。本发明实施例提供一种用于测试半导体装置的方法及系统。所述方法包含：提供具有输入端子及输出端子的受测试装置DUT；在第一周期期间将具有第一电压电平的电压施加到所述DUT的所述输入端子；在所述第一周期之...

一种用于产生集成在光子启用的电路中的光栅耦合器的物理布局的方法及系统。在一些实施例中，所述方法进行以下操作：接收参数化波长、参数化第一折射率、参数化第二折射率、参数化锥形长度、参数化宽度、参数化光栅长度、以及入射到光栅耦合器上的光束的参...

本发明实施例的一种存储器件包括阶梯结构、多个第一导电接触件、多个第一驱动器以及多个第二导电接触件。阶梯结构包括交替堆叠的多条第一导电线与多个第一介电层。第一导电接触件分别电连接到所述多条第一导电线。第二导电接触件分别电连接到所述多个第一...

一种互连结构包括第一介电层、第一导体、蚀刻停止层、第二介电层和第二导体。第一介电层在第一介电层中具有至少一个孔。第一导体至少部分地设置在第一介电层的孔中。蚀刻停止层设置在第一介电层上。蚀刻停止层具有开口以至少部分地暴露出第一导体。第二介...

本发明的实施例提供了一种形成半导体器件的方法，包括：在第一有源区上形成第一和第二栅极；在第一与第二栅极之间且在第一有源区上形成作为源极/漏极接触件的第一导电段，第一导电段直接形成在源极/漏极区上且电连接至源极/漏极区，并且与第一和第二栅...

本公开涉及一种集成芯片，包括：衬底，具有安置在第一高度处的第一顶部表面；安置在第二高度处的第二顶部表面，第二高度小于第一高度；以及从第一顶部表面延伸到第二顶部表面的连接表面。第一源极/漏极区沿衬底的第一顶部表面安置。第二源极/漏极区沿衬...

本揭露有关于一种阴极结构及包含此阴极结构的离子化金属等离子装置。阴极结构是适用于等离子装置。此阴极结构包含曲面实心部、固定部及容置部，容置部设置于曲面实心部及固定部之间。曲面实心部包含底表面及顶曲面。顶曲面的周缘完全地连接底表面的周缘。...

本公开涉及用于多步骤定向图案化的系统和方法。一种半导体工艺系统包括被配置为轰击晶圆上的光致抗蚀剂结构的离子源。该半导体工艺系统通过在具有不同特性的多个不同离子轰击步骤中用离子轰击光致抗蚀剂结构，来减小光致抗蚀剂结构的宽度。致抗蚀剂结构的...

方法包括：将互连结构附接至载体衬底，其中，每个互连结构包括：再分布结构；第一密封剂，位于再分布结构上；以及通孔，延伸穿过密封剂以物理和电连接至再分布结构；在互连结构上沉积第二密封剂，其中，相邻互连结构由第二密封剂横向分隔开；在沉积第二密...

本公开提出一种半导体装置的制造方法。半导体装置的制造方法包括提供具有存储器区域及逻辑区域的半导体结构；位于存储器区域与逻辑区域两者中的第一金属层及第一金属层上方的介电阻挡层；介电阻挡层上方的第一介电层；第一金属层、介电阻挡层与第一介电层...

本发明实施例提出一种半导体装置。半导体装置可采用二维材料层作为多通道晶体管的纳米片通道。二维材料层的纳米片通道在更小的尺寸及/或更少的通道数目下可达相同的驱动电流，因此可减少尺寸及/或促进驱动电流。本发明实施例亦可提供装置中p型与n型的...

本公开实施例提供一种半导体装置结构。半导体装置结构包括第一半导体层，以及第二半导体层对准第一半导体层并位于第一半导体层下。第一互混层与第四互混层围绕每一第一半导体层。第一互混层位于第一半导体层与第四互混层之间，且包括第一材料与第二材料。...

本发明实施例提出一种半导体装置结构。半导体装置结构包括基板；源极/漏极接点，位于基板上；第一介电层，位于源极/漏极接点上；蚀刻停止层，位于第一介电层上；以及源极/漏极导电层，位于蚀刻停止层与第一介电层中。结构还包括间隔物结构，位于蚀刻停...

本发明实施例提出一种半导体装置结构。半导体装置结构包括多个半导体层的堆叠，且半导体层彼此分开且对准；第一源极/漏极外延结构，接触半导体层的堆叠的一或多个第一半导体层；以及第二源极/漏极外延结构，位于第一源极/漏极外延结构上。第二源极/漏...

本发明实施例提供一种半导体装置结构。半导体装置结构包括：第一通道层，其具有第一表面与第二表面，以及第二通道层，其具有相对的第一表面与第二表面，且第一通道层与第二通道层的组成为第一材料。结构亦包括第一掺质抑制层，接触第一通道层的第二表面，...

本发明公开了一种半导体结构。例示性半导体结构包括：形成在层间介电层(inter

一种半导体结构的形成方法，包括形成鳍状结构于基板上，其中鳍状结构包括基底层、隔离层位于基底层上、与多个通道层与多个第一牺牲层交错的堆叠位于隔离层上。方法还包括形成隔离结构以与鳍状结构的侧壁相邻，其中隔离结构的上表面高于隔离层的下表面并低...

此处提供半导体结构与其形成方法。在一实施例中，半导体结构包括多个第一通道组件，位于背侧介电层上；多个第二通道组件，位于背侧介电层上；硅化物结构，位于背侧介电层上；以及源极/漏极结构，位于硅化物结构上并延伸于第一通道组件与第二通道组件之间...

本公开提供了一种半导体装置，特别是包括磁性穿隧接面(magnetictunneling junction，MTJ)元件的方法及装置。第一间隔层邻接MTJ元件的侧壁。第一间隔层具有低介电常数(低k)的氧化物组成。第二间隔层设置在第一间隔层...