一种半导体装置、记忆体装置和制造记忆体装置的方法，半导体装置包括具有第一区域和第二区域的基板。在第一区域的半导体装置包括第一记忆体层、和第一半导体通道其耦合到第一记忆体层的一部分。在第一区域的半导体装置还包括第一导电性结构、和第二导电性...

半导体装置的制造方法，可包括形成第一氮化硅层于半导体装置的开口之中与半导体装置的上表面之上，其中半导体装置包括外延源极/漏极与金属栅极。方法可形成第二氮化硅层于半导体装置的开口中的第一氮化硅层之上以及半导体装置的上表面之上以作为牺牲层；...

本公开涉及用于半导体处理工具的检查工具和使用方法。本文描述的晶圆台检查工具能够定位在晶圆台上方，同时晶圆台定位在光刻系统的曝光工具的底部模块中。晶圆台检查工具能够快速评估晶圆台上的表面结节状况，并且评估清洁表面结节的清洁操作的清洁性能。...

一种封装结构，包含重布结构、于重布结构上方的半导体裸片以及于重布结构下方的多个接合元件。半导体裸片具有彼此连接的第一侧壁以及第二侧壁。多个接合元件包含第一列接合元件以及第二列接合元件。在俯视图中，第二列接合元件配置于第一列接合元件与第二...

一种芯片封装结构及其制造方法。芯片封装结构包括相邻的第一及第二半导体裸片，接合于中介基底上。芯片封装结构也包括一绝缘层，形成于中介基底上。绝缘层具有一第一部环绕第一及第二半导体裸片及一第二部延伸于第一半导体裸片的一第一侧壁与第二半导体裸...

本公开涉及垂直DRAM结构及方法。本公开的实施例提供了一种利用具有侧沟道晶体管的垂直设计的侧沟道动态随机存取存储器(DRAM)单元和单元阵列。电介质层设置在衬底之上。栅极电极嵌入在电介质层中。沟道层环绕栅极电极，并且导电结构与沟道层相邻...

本公开涉及半导体器件及其形成方法。一种结构包括：第一导电特征、在第一导电特征之上的第一蚀刻停止层、在第一蚀刻停止层之上的电介质层以及在电介质层和第一蚀刻停止层中的第二导电特征。第二导电特征在第一导电特征之上并且与第一导电特征接触。空气间...

一种使用半导体处理腔室的方法及半导体基板处理装置，电浆处理腔室的装置包含底座；上部分附底座，且横向于底座延伸；以及一或多个第一通孔定义于底座中。此一或多个第一通孔对应于定义于电浆处理腔室中的一或多个开口，以附接装置。此装置还包含第二通孔...

本公开涉及具有电介质特征的半导体结构及其制造方法。提供了半导体结构及其制造方法。半导体结构包括衬底和形成在衬底之上的纳米结构。半导体结构还包括围绕纳米结构的栅极结构和将栅极结构划分为第一部分和第二部分的第一电介质特征。半导体结构还包括形...

提出了半导体器件及制造方法，其中，在半导体衬底的模拟区域中对栅极电介质进行处理。可以用等离子体暴露和/或退火工艺来对栅极电介质进行处理，以形成栅极电介质的恢复区域。在半导体衬底的逻辑区域中形成单独的栅极电介质，并且在栅极电介质之上形成第...

一种半导体装置的制造方法，包括：形成半导体鳍片，从基板突出；在半导体鳍片的侧壁上形成牺牲盖层；形成第一和第二介电鳍片，夹设半导体鳍片；在半导体鳍片、牺牲盖层、第一以及第二介电鳍片上方形成牺牲栅极堆叠；在牺牲栅极堆叠的侧壁上形成栅极间隔物...

提供输入/输出电路及其制造方法以及集成电路封装方法。用于集成电路的多功率供应模式输入/输出(IO)电路的系统及方法，该集成电路包括多个功率轨，一或多个供应模式功率轨与集成电路的每一供应模式相关联，并且核心功率轨与集成电路的核心电路相关联...

一种集成晶片及其形成方法，在一些实施例中，本揭露是关于集成晶片(IC)，包括基板、设置于基板上方的悬浮栅电极、设置于悬浮栅电极上方的接触蚀刻终止层(CESL)结构、将悬浮栅电极与CESL结构分离的绝缘堆叠，绝缘堆叠包括设置于悬浮栅电极上...

本公开涉及通过减少数量的CMP工艺可去除的简化载体。一种方法包括：将第一封装组件键合在复合载体上；以及在所述复合载体上执行第一抛光工艺以去除所述复合载体的基底载体。所述第一抛光工艺停止于所述复合载体的第一层上。执行第二抛光工艺以去除所述...

提供芯片封装结构。芯片封装结构包含再布线基板。芯片封装结构包含第一芯片结构，其位于再布线基板上。芯片封装结构包含第一焊料凸块，其配置于再布线基板与第一芯片结构之间，并电性连接再布线基板与第一芯片结构。芯片封装结构包含第一成型层，其围绕第...

一种静电放电侦测电路以及箝位电路，静电放电(ESD)箝位电路具有连接在第一端与第二端之间的ESD侦测电路，ESD侦测电路具有第一输出节点及第二输出节点。ESD侦测电路用以回应于ESD事件在第一及第二输出节点输出相应的第一及第二控制信号。...

半导体结构包括横跨第一半导体鳍结构的第一栅极堆叠件、横跨第二半导体鳍结构的第二栅极堆叠件、位于第一半导体鳍结构和第二半导体鳍结构之间的介电鳍结构以及位于介电鳍结构上方并且位于第一栅极堆叠件与第二栅极堆叠件之间的栅极切割隔离结构。栅极切割...

半导体器件的单元区包括沿第一方向延伸的第一隔离伪栅极和第二隔离伪栅极。半导体器件还包括沿第一方向延伸且位于第一隔离伪栅极与第二隔离伪栅极之间的第一栅极。该半导体器件包括沿第一方向延伸的第二栅极，第二栅极相对于垂直于第一方向的第二方向位于...

本公开涉及光刻掩模和方法。提供了一种光刻掩模，包括衬底、位于衬底上的相移层和蚀刻停止层。相移层被图案化并且衬底被蚀刻停止层保护免受蚀刻。蚀刻停止层可以是对光刻工艺中使用的光半透射的材料，或者可以是对光刻工艺中使用的光透射的材料。中使用的...

提供了半导体结构及其制造方法。半导体结构包括衬底以及形成在衬底上方的第一纳米结构和第二纳米结构。半导体结构也包括：栅极结构，包括包裹第一纳米结构的第一部分和包裹第二纳米结构的第二部分。半导体结构也包括夹置在栅极结构的第一部分和第二部分之...