半导体结构及其制造方法技术

提供了半导体结构及其制造方法。半导体结构包括衬底以及形成在衬底上方的第一纳米结构和第二纳米结构。半导体结构也包括：栅极结构，包括包裹第一纳米结构的第一部分和包裹第二纳米结构的第二部分。半导体结构也包括夹置在栅极结构的第一部分和第二部分之间的介电部件。此外，介电部件包括底部部分和位于底部部分上方的顶部部分，并且介电部件的顶部部分包括壳层和由壳层围绕的芯部分。包括壳层和由壳层围绕的芯部分。包括壳层和由壳层围绕的芯部分。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本申请的实施例涉及半导体结构及其制造方法。

技术介绍

[0002]电子工业正经历着对能够实施大量日益复杂和精密功能的更小和更快的电子器件的不断增长的需求。因此，在半导体工业中存在制造低成本、高性能和低功率集成电路(IC)的持续趋势。迄今为止，这些目标在很大程度上已经通过缩小半导体IC尺寸(例如，最小部件尺寸)来实现，并且从而提高生产效率并且降低相关成本。但是，这种小型化在半导体制造工艺中引入了更大的复杂性。因此，实现半导体IC和器件中的持续进步需要半导体制造工艺和技术中的类似进步。
[0003]最近，已经引入了多栅极器件，以努力通过增加栅极
‑
沟道耦接、减小截止状态电流和减小短沟道效应(SCE)来提高栅极控制。但是，多栅极器件的制造集成可能具有挑战性。

技术实现思路

[0004]本申请的一些实施例提供了一种半导体结构，包括：衬底；第一纳米结构和第二纳米结构，形成在所述衬底上方；栅极结构，包括包裹所述第一纳米结构的第一部分和包裹所述第二纳米结构的第二部分；以及介电部件，夹置在所述栅极结构的所述第一部分和所述第二部分之间，其中，所述介电部件包括：底部部分；以及顶部部分，位于所述底部部分上方，其中，所述介电部件的所述顶部部分包括壳层和由所述壳层围绕的芯部分。
[0005]本申请的另一些实施例提供了一种半导体结构，包括：衬底；纳米结构，形成在所述衬底上方；栅极结构，包裹所述纳米结构；以及第一介电部件，将所述栅极结构分隔成第一部分和第二部分，其中，所述第一介电部件包括：底部部分；以及顶部部分，位于所述底部部分上方，其中，所述第一介电部件的所述顶部部分包括由第一介电材料制成的壳层以及由第二介电材料制成的芯部分，其中，所述第一介电材料的介电常数高于所述第二介电材料的介电常数。
[0006]本申请的又一些实施例提供了一种用于制造半导体结构的方法，包括：形成从衬底突出的鳍结构，其中，所述鳍结构包括交替堆叠的第一半导体材料层和第二半导体材料层；形成围绕所述鳍结构的隔离结构；在所述隔离结构上方形成介电部件，包括：在所述隔离结构上方形成所述介电部件的底部部分；在所述介电部件的所述底部部分上方形成壳层；在所述壳层上方形成由所述壳层围绕的芯部分；使所述壳层和所述芯部分凹进以形成凹槽；以及在所述凹槽中形成覆盖层；去除所述鳍结构的所述第一半导体材料层以形成具有所述第二半导体材料层的纳米结构；以及形成包裹所述纳米结构的栅极结构。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指
出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1示出了根据一些实施例的半导体结构的示意性顶视图。
[0009]图2A至图2Z示出了根据一些实施例的制造半导体结构的中间阶段的示意性立体图。
[0010]图3A示出了根据一些实施例的沿图1中的线A
‑
A
’
所示的半导体结构的截面图。
[0011]图3B示出了根据一些实施例的沿图1中的线B
‑
B
’
所示的半导体结构的截面图。
[0012]图3C示出了根据一些实施例的沿图1中的线C
‑
C
’
所示的半导体结构的截面图。
[0013]图3D示出了根据一些实施例的沿图1中的线D
‑
D
’
所示的半导体结构的截面图。
[0014]图4示出了根据一些实施例的制造半导体结构的中间阶段的示意性立体图。
[0015]图5A和图5B示出了根据一些实施例的半导体结构的截面图
[0016]图6A至图6D示出了根据一些实施例的半导体结构的截面图。
[0017]图7示出了根据一些实施例的半导体结构的截面图。
[0018]图8示出了根据一些实施例的半导体结构的截面图。
[0019]图9A和图9B示出了根据一些实施例的制造半导体结构的中间阶段的截面图。
[0020]图10A和图10B示出了根据一些实施例的制造半导体结构的中间阶段的截面图。
[0021]图11示出了根据一些实施例的半导体结构的截面图。
[0022]图12示出了根据一些实施例的半导体结构的截面图。
[0023]图13示出了根据一些实施例的半导体结构的截面图。
[0024]图14A和图14B示出了根据一些实施例的制造半导体结构的中间阶段的截面图。
[0025]图15A和图15B示出了根据一些实施例的制造半导体结构的中间阶段的截面图。
[0026]图16A和图16B示出了根据一些实施例的制造半导体结构的中间阶段的截面图。
具体实施方式
[0027]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0028]描述了实施例的一些变形。贯穿各个视图和说明性实施例，相同的参考标号用于表示相同的元件。应该理解，可以在方法之前、期间和之后提供额外的操作，并且对于方法的其它实施例可以替换或消除所描述操作中的一些。
[0029]下面描述的纳米结构晶体管(例如，纳米片晶体管、纳米线晶体管、多桥沟道、纳米带FET、全环栅(GAA)晶体管结构)可以通过任何合适的方法来图案化。例如，结构可以使用一种或多种光刻工艺来图案化，包括双重图案化或多重图案化工艺。通常，双重图案化或多重图案化工艺结合光刻和自对准工艺，允许创建具有例如小于使用单个、直接光刻工艺可获得的间距的图案。例如，在一个实施例中，在衬底上方形成牺牲层并且使用光刻工艺图案
化牺牲层。使用自对准工艺在图案化的牺牲层旁边形成间隔件。然后去除牺牲层，并且然后剩余的间隔件可以用于图案化GAA结构。
[0030]提供了半导体结构及其形成方法的实施例。半导体结构可以包括形成在衬底上方的纳米结构以及包裹纳米结构的栅极结构。可以形成介电部件以将栅极结构分隔成不同的部分。此外，介电部件可以包括底部部分和顶部部分，并且顶部部分可以包括芯部分以及芯部分周围的壳层。介电部件的芯部分可以由低k介电材料制成，并且因此可以有助于减小电容并且提高所得器件的速度和性能。
[0031]图1示出了根据一些实施例的半导体结构100的示意性顶视图。为了清楚起见，已经简化了图1以更好地理解本专利技术的专利技术概念。可以在半导体结构1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：衬底；第一纳米结构和第二纳米结构，形成在所述衬底上方；栅极结构，包括包裹所述第一纳米结构的第一部分和包裹所述第二纳米结构的第二部分；以及介电部件，夹置在所述栅极结构的所述第一部分和所述第二部分之间，其中，所述介电部件包括：底部部分；以及顶部部分，位于所述底部部分上方，其中，所述介电部件的所述顶部部分包括壳层和由所述壳层围绕的芯部分。2.根据权利要求1中所述的半导体结构，其中，所述介电部件的所述顶部部分的所述芯部分的顶面低于所述栅极结构的顶面。3.根据权利要求1中所述的半导体结构，其中，所述栅极结构的顶面低于所述介电部件的所述顶部部分的顶面。4.根据权利要求1中所述的半导体结构，还包括：金属层，形成在所述栅极结构上方；以及介电层，形成在所述金属层上方，其中，所述介电层的部分延伸穿过所述金属层。5.根据权利要求4中所述的半导体结构，其中，所述介电层与所述介电部件的所述顶部部分直接接触。6.根据权利要求4中所述的半导体结构，其中，所述介电层与所述栅极结构的顶面直接接触。7.一种半导体结构，包括：衬底；纳米结构，形成在所述衬底上方；栅极结构，包裹所述纳米结构；以及第一介电部件，将所述栅极结构分隔成第一部分和...

【专利技术属性】
技术研发人员：潘冠廷，江国诚，詹易叡，朱熙甯，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：