通过减少数量的CMP工艺可去除的简化载体制造技术

本公开涉及通过减少数量的CMP工艺可去除的简化载体。一种方法包括：将第一封装组件键合在复合载体上；以及在所述复合载体上执行第一抛光工艺以去除所述复合载体的基底载体。所述第一抛光工艺停止于所述复合载体的第一层上。执行第二抛光工艺以去除所述复合载体的第一层。所述第二抛光工艺停止于所述复合载体的第二层上。执行第三抛光工艺以去除所述复合载体中的多个层。所述多个层包括所述第二层，并且其中，所述第三抛光工艺停止于所述第一封装组件中的电介质层上。组件中的电介质层上。组件中的电介质层上。

【技术实现步骤摘要】
通过减少数量的CMP工艺可去除的简化载体


[0001]本公开涉及通过减少数量的CMP工艺可去除的简化载体。

技术介绍

[0002]在对集成电路的封装中，载体常常用作支撑机构，在其上放置并模制器件管芯。常规地，载体可以包括由适合于不同功能的不同材料形成的多个层。然而，由于不同材料的性质不同，可能需要多个CMP工艺来去除。常规载体可能需要五个CMP工艺来去除，每一个工艺用于一层材料。因此，制造成本很高。

技术实现思路

[0003]根据本公开的一个实施例，提供了一种形成半导体结构的方法，包括：将第一封装组件键合在第一复合载体上；对所述第一复合载体执行第一抛光工艺以去除所述第一复合载体的基底载体，其中，所述第一抛光工艺停止于所述第一复合载体的第一层上；执行第二抛光工艺以去除所述第一复合载体的第一层，其中，所述第二抛光工艺停止于所述第一复合载体的第二层上；以及执行第三抛光工艺以去除所述第一复合载体中的多个层，其中，所述多个层包括所述第二层，并且其中，所述第三抛光工艺停止于所述第一封装组件中的电介质层上。
[0004]根据本公开的另一实施例，提供了一种半导体结构，包括：复合载体，包括：硅基底载体；基于氧化物的层，位于所述硅基底载体之上；第一基于氮化物的层，位于所述基于氧化物的层之上；第二基于氮化物的层，位于所述第一基于氮化物的层之上；以及第三基于氮化物的层，位于所述第二基于氮化物的层之上，其中，所述第一基于氮化物的层的第一材料不同于所述第二基于氮化物的层的第二材料和所述第三基于氮化物的层的第三材料。/>[0005]根据本公开的又一实施例，提供了一种半导体结构，包括：复合载体，包括：基底载体；氧化硅层，位于所述基底载体之上并接触所述基底载体；氮化硅层，位于所述氧化硅层之上并接触所述氧化硅层；第一氮氧化硅层，位于所述氮化硅层之上并接触所述氮化硅层；以及第二氮氧化硅层，位于所述第一氮氧化硅层之上并接触所述第一氮氧化硅层；以及封装组件，位于所述复合载体之上并键合到所述复合载体，其中，所述封装组件包括：第二氧化硅层，键合到所述第二氮氧化硅层。
附图说明
[0006]在结合附图阅读时，可以通过下面的具体实施方式来最佳地理解本公开的各方面。要注意的是，根据行业的标准惯例，各种特征并未按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或减小。
[0007]图1
‑
10、图11A、图11B、图11C和图12
‑
19示出了根据一些实施例的形成复合载体和封装的中间阶段的截面图和透视图。
[0008]图20、图21、图22A、图22B、图22C和图23
‑
27示出了根据一些实施例的形成复合载
体和封装的中间阶段的截面图和透视图。
[0009]图28、图29A、图29B和图30
‑
33示出了根据一些实施例的形成复合载体和封装的中间阶段的截面图和透视图。
[0010]图34示出了根据一些实施例的用于形成复合载体和使用该载体形成封装的工艺流程。
具体实施方式
[0011]下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不旨在进行限制。例如，在下面的描述中，在第二特征之上或在第二特征上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以重复各种示例中的附图标记和/或字母。该重复是为了简单和清楚的目的，其本身并不规定所讨论的各种实施例和/或配置之间的关系。
[0012]此外，本文中可以使用空间相关术语(例如，“之下”、“下方”、“下部”、“上方”、“之上”、“上”、“顶部”、“上部”等)，以易于描述如图中所示的一个要素或特征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中处于除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中使用的空间相关描述符可以进行相应解释。
[0013]提供了一种复合载体及其形成方法。还示出了使用该复合载体形成封装的方法。根据本公开的一些实施例，复合载体包括硅晶圆、位于载体之上的第一层、以及位于第一层之上的第二多个层。第二多个层由相似的材料形成。可以在第二多个层中形成对准标记。可以将多个封装组件键合到载体，并且形成包括多个封装组件的封装。在形成封装之后，执行三个化学机械抛光(CMP)工艺，其中第一CMP工艺、第二CMP工艺和第三CMP工艺分别用于去除硅载体、第一层和第二多个层。通过形成具有相似材料的第二多个层，可以在相同的CMP工艺中去除第二多个层，从而降低制造成本。本文中讨论的实施例旨在提供示例，以使能够制作或使用本公开的主题，并且本领域的普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。在各种视图和说明性实施例中，使用类似的附图标记来标示类似的元件。尽管可以将方法实施例讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
[0014]图1
‑
10、图11A、图11B、图11C和图12
‑
19示出了根据本公开的一些实施例的形成复合载体和使用该复合载体形成封装的中间阶段的截面图和透视图。相应的过程也被示意性地反映在图34中所示的工艺流程中。
[0015]图1至图7示出了根据本公开的一些实施例的形成复合载体的中间阶段的截面图。参考图1，提供了基底载体20。基底载体20可以是晶圆，其可以具有圆形的顶视图形状，如图11B中所示。基底载体20可以由与上覆封装组件40中的衬底42(图8)相同的材料形成，从而在随后的封装过程中，减少了由热膨胀系数(CTE)失配引起的翘曲。根据一些实施例，基底载体20可以由硅形成或包含硅，同时也可以使用诸如层压板、陶瓷、玻璃、硅酸盐玻璃等其他材料。根据一些实施例，整个基底载体20由均材料形成，其中没有与均质材料不同的其他
材料。例如，整个基底载体20可以由硅(掺杂或未掺杂的)形成，并且其中没有金属区域、电介质区域等。
[0016]参考图2，在基底载体20上沉积层22。如图34中所示，相应的过程在工艺流程200中被示为过程202。层22由与基底载体20的材料不同的材料形成，从而在随后的CMP工艺中，层22可以用作CMP停止层。根据一些实施例，层22由电介质材料形成或包含电介质材料，电介质材料可以是基于氧化物的材料(也可以是基于氧化硅的)材料，例如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、氟掺杂的硅酸盐玻璃(FSG)等。可以使用旋涂、可流动化学气相沉积(FCVD)等形成层22。根据本公开的替代实施例，通过对基底载体20进行氧化来形成层22以形成热氧化物层。根据本公开的又一些替代实施例，使用诸如等离子体增本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体结构的方法，包括：将第一封装组件键合在第一复合载体上；对所述第一复合载体执行第一抛光工艺以去除所述第一复合载体的基底载体，其中，所述第一抛光工艺停止于所述第一复合载体的第一层上；执行第二抛光工艺以去除所述第一复合载体的第一层，其中，所述第二抛光工艺停止于所述第一复合载体的第二层上；以及执行第三抛光工艺以去除所述第一复合载体中的多个层，其中，所述多个层包括所述第二层，并且其中，所述第三抛光工艺停止于所述第一封装组件中的电介质层上。2.根据权利要求1所述的方法，其中，通过所述第三抛光工艺去除的所述多个层包括三个层。3.根据权利要求2所述的方法，其中，所述第三抛光工艺包括：去除所述第二层；去除第三层和所述第三层中的对准标记；以及去除实体键合到所述第一封装组件的第四层。4.根据权利要求3所述的方法，其中，所述第三层和所述第四层由与所述第二层的材料不同的同一材料形成，并且使用相同的浆料来执行所述第三抛光工艺以去除所述第二层、所述第三层和所述第四层。5.根据权利要求1所述的方法，其中，所述第一抛光工艺、所述第二抛光工艺和所述第三抛光工艺中的每一者包括化学机械抛光工艺。6.根据权利要求1所述的方法，还包括：将所述第一封装组件密封在第一密封件中，其中，所述第一密封件接触所述第一封装组件中的所述电介质层的侧壁，并且其中，所述...

【专利技术属性】
技术研发人员：张俊伟，陈明发，史朝文，柯亭竹，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：