本技术提供一种包括一或多个散热系统的半导体封装。所述半导体封装可包括：一或多个积体电路晶粒；包封体，环绕所述一或多个积体电路晶粒；重布线结构，位于所述一或多个积体电路晶粒以及包封体之上。重布线结构可包括一或多个散热系统，所述一或多个散热...

一种半导体结构，根据本公开的半导体结构包括第一裸晶以及第二裸晶，第一裸晶具有前表面以及后表面，第二裸晶接合到第一裸晶的后表面。第一裸晶包括相邻于后表面的多个沟槽，且多个沟槽被液体填充。

本技术实施例提供一种半导体装置。高电压晶体管可包括用于第一源极/漏极有源区、第二源极/漏极有源区及/或沟道有源区的平面有源区。包括平面有源区而非多个鳍有源区，以减少高电压晶体管中的有源区的与高电压晶体管的环绕的介电层接触的表面积量。换言...

本公开提出一种半导体结构。半导体结构包括第一p型外延部件、第二p型外延部件、层间介电层、第一接触件及第二接触件。第一p型外延部件设置于第一鳍片之上。第二p型外延部件设置于第二鳍片及第三鳍片之上，并跨越第二鳍片及第三鳍片。层间介电层在第一...

一种半导体封装，包括基板，包括：第一导电通孔，内埋在第一基板核心中；导电图案，设置于第一基板核心上，其中导电图案包括第一导电垫和第二导电垫；第二基板核心，设置于第一基板核心和导电图案上；以及第二导电通孔，设置于第二基板核心中和第二导电垫...

本技术提供一种封装结构。所述封装结构包括积体衬底及封装组件。积体衬底包括：衬底组件，在侧向上被绝缘包封体覆盖；重布线结构，设置于衬底组件及绝缘包封体之上；第一导电接头，将重布线结构耦合至衬底组件；以及缓冲层，设置于重布线结构的最下部介电...

一种半导体结构，包括一个或多个栅极结构位于介电层中以及于源极/漏极结构附近；间隙物包围栅极结构，由一层或多层材料组成；蚀刻停止层以及介电层于栅极结构上方，其位于栅极结构正上方的部分被去除以形成籽晶层以及栅极导孔；籽晶层位于栅极结构上方且...

本公开提供了生成伪焊盘图案的方法。根据本公开的实施例的制造三维集成电路器件的方法包括：接收包括设置在划线区域中的器件区域的设计布局，识别划线区域的围绕器件区域的中心部分和围绕中心部分的边缘部分，将边缘部分划分成多个矩形分区；将伪图案叠加...

一种半导体装置，包括一基底具有一金属栅极、位于所述金属栅极的侧面的栅极间隔物、一蚀刻停止层以及一源极/漏极区域上方的一层间介电材料；一钨帽盖由钨材料形成且沉积在金属栅极的上方和位于栅极间隔物之间；以及在钨帽盖的上方形成的一通孔栅极。

本技术提供一种影像传感器，所述影像传感器包括具有第一掺杂类型的第一半导体层。具有第一掺杂类型的第二半导体层位于第一半导体层的侧壁之间，且在垂直方向上沿第一半导体层的侧壁自第一半导体层的底侧朝第一半导体层的顶侧延伸。具有第一掺杂类型的第一...

一种半导体装置，包括：一半导体结构与相邻于该半导体结构的一隔离物，形成在一基底的上方，其中该隔离物包括一第一区域，该第一区域具有在一第一高度的上表面，该第一高度在该基底的上方，其中该隔离物包括一第二区域，该第二区域具有在一第二高度的上表...

一种半导体装置，封装结构包括封装组件及混合热界面材料。封装组件具有黏着到封装基板的一个或多个集成电路。混合热界面材料使用以聚合物为主的材料及以金属为主的材料的组合。以聚合物为主的材料具有高伸长率值，以金属为主的材料具有高导热率值。放置在...

本新型的实施例提供一种封装结构包括第一晶粒、围绕第一晶粒的绝缘材料、延伸穿过绝缘材料的第一天线，其中所述第一天线包括：第一导电板，延伸穿过绝缘材料；以及多个第一导电柱，延伸穿过绝缘材料，其中第一导电板设置于所述多个第一导电柱与第一晶粒之...

本公开实施例提供一种半导体装置，包括第一栅极全环场效晶体管及第二栅极全环场效晶体管。第一栅极全环场效晶体管与第二栅极全环场效晶体管中的每一者包括设置于基板上方并且在基板上方垂直排列的多个半导体纳米片或多个半导体纳米线、栅极结构以及源极/...

提供一种集成电路(IC)结构，包括自基板突出的鳍片结构，包含具第一宽度的第一部分、具不同于第一宽度的第二宽度的第二部分及基板上沿第一方向连续延伸的第三部分，第一及第二宽度沿垂直第一方向的第二方向测量。IC结构包括含有接合第一部分的第一金...

本公开提供铁电结构、集成电路与其形成方法，其中存储器结构包括插入于两个铁电层之间的抑制层以形成正方晶相主导的铁电结构。在一些实施例中，铁电结构包含：第一铁电层；第二铁电层，上覆于第一铁电层；以及第一抑制层，设置于第一铁电层与第二铁电层之...

本公开实施例针对包括位于半导体衬底上面的加热器结构的集成芯片。相变元件(PCE)设置在加热器结构上方。热阻挡结构设置在加热器结构和PCE之间。PCE的外侧壁在热阻挡结构的外侧壁之间横向间隔开。本申请的实施例还涉及形成集成芯片的方法。

本公开的实施例涉及用于形成半导体器件结构的方法。方法包括：在第一层间电介质(ILD)中形成一个或多个导电部件；在第一ILD上形成蚀刻停止层；在蚀刻停止层上方形成第二ILD；形成穿过第二ILD和蚀刻停止层的一个或多个开口以暴露一个或多个第...

半导体器件包括第一管芯、第二管芯、第一再分布层(RDL)结构和连接件。RDL结构设置在第一管芯和第二管芯之间，并且电连接至第一管芯和第二管芯，并且包括第一聚合物层、第二聚合物层、第一导电图案和粘合促进剂层。粘合促进剂层位于第二聚合物层和...

本申请的各个实施例涉及一种包括在同质底电极通孔(BEVA)顶面上的存储单元的集成电路。在一些实施例中，集成电路包括导线、通孔介电层、通孔和存储单元。通孔介电层覆盖在导线上。通孔延伸穿过通孔介电层至导线，并具有第一侧壁、第二侧壁和顶面。通...