【技术实现步骤摘要】
本申请的实施例涉及用于形成半导体器件结构的方法。
技术介绍
1、随着半导体工业在追求更高的器件密度、更高的性能和更低的成本方面已经发展至纳米技术工艺节点，来自制造和设计问题的挑战已经导致三维设计的发展，诸如鳍式场效应晶体管(finfet)。finfet器件通常包括具有高高宽比的半导体鳍，并且在其中形成沟道和源极/漏极区域。利用沟道的表面区增加的优势，在鳍结构的侧上方并且沿鳍结构的侧(例如，包裹)形成栅极，以生产更快、更可靠且更好控制的半导体晶体管器件。但是，在缩放减小的情况下，相邻接触部件之间的临界尺寸(cd)变得更小。为了实现集成电路(ic)的高性能，由于后段制程(beol)中的相邻金属部件的较小cd而引起的较高电阻已经成为关键问题。
技术实现思路
1、本申请的一些实施例提供了一种用于形成半导体器件结构的方法，包括：在第一层间电介质(ild)中形成一个或多个导电部件；在所述第一层间电介质上形成蚀刻停止层；在所述蚀刻停止层上方形成第二层间电介质；形成穿过所述第二层间电介质和所述蚀刻停止层的一个或多个开口以暴露所述一个或多个第一导电部件的顶面，其中，所述一个或多个开口通过第一工艺室中的第一蚀刻工艺来形成；将所述一个或多个开口暴露于第二工艺室中的第二蚀刻工艺，使得所述一个或多个开口的形状是细长的；以及用导电材料填充所述一个或多个开口。
2、本申请的另一些实施例提供了一种用于形成半导体器件结构的方法，包括：从衬底形成鳍结构；在所述鳍结构的部分上方形成牺牲栅极结构；去除所述鳍结
3、本申请的又一些实施例提供了一种用于形成半导体器件结构的方法，包括：在栅电极层上方的第一层间电介质(ild)中形成第一导电部件；在源极/漏极外延部件上方的所述第一层间电介质中形成第二导电部件；在所述第一层间电介质上方形成第二层间电介质；形成穿过所述第二层间电介质的通孔开口，以暴露所述第一导电部件的顶面和所述第二导电部件的顶面，其中，所述通孔开口通过第一蚀刻工艺通过掩模来蚀刻；去除所述掩模；将所述通孔开口暴露于第二蚀刻工艺，使得所述通孔开口沿第一方向的尺寸是细长的；以及用导电材料填充所述通孔开口。
本文档来自技高网...【技术保护点】
1.一种用于形成半导体器件结构的方法，包括：
2.根据权利要求1所述的方法，其中，所述第一蚀刻工艺是基于等离子体的蚀刻工艺，并且所述第二蚀刻工艺是反应离子束蚀刻工艺。
3.根据权利要求1所述的方法，其中，所述第二蚀刻工艺包括：
4.根据权利要求3所述的方法，其中，所述反应离子束相对于所述第二层间电介质的顶面的法线方向以50度或更小的角度定向。
5.根据权利要求4所述的方法，其中，所述角度在20度至30度的范围内。
6.根据权利要求3所述的方法，其中，所述一个或多个开口的第二尺寸在所述第二蚀刻工艺之后保持基本上相同。
7.根据权利要求6所述的方法，其中，所述第二尺寸和所述第三尺寸具有在1:4至1:8的范围内的比率(第二尺寸:第三尺寸)。
8.根据权利要求3所述的方法，还包括：
9.一种用于形成半导体器件结构的方法，包括：
10.一种用于形成半导体器件结构的方法，包括：
【技术特征摘要】
1.一种用于形成半导体器件结构的方法，包括：
2.根据权利要求1所述的方法，其中，所述第一蚀刻工艺是基于等离子体的蚀刻工艺，并且所述第二蚀刻工艺是反应离子束蚀刻工艺。
3.根据权利要求1所述的方法，其中，所述第二蚀刻工艺包括：
4.根据权利要求3所述的方法，其中，所述反应离子束相对于所述第二层间电介质的顶面的法线方向以50度或更小的角度定向。
5.根据权利要求4所述的方法，其中，所述角度在2...
【专利技术属性】
技术研发人员：廖韦豪，田希文，吕志伟，吴永旭，蔡承孝，苏嘉伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。