三维集成电路器件及其制造方法技术

本公开提供了生成伪焊盘图案的方法。根据本公开的实施例的制造三维集成电路器件的方法包括：接收包括设置在划线区域中的器件区域的设计布局，识别划线区域的围绕器件区域的中心部分和围绕中心部分的边缘部分，将边缘部分划分成多个矩形分区；将伪图案叠加在多个矩形分区的每个矩形分区上，以获得边缘伪图案，将伪图案叠加在中心部分上，以获得中心伪图案，从中心伪图案雕刻掉对应于器件区域的伪图案的部分，以获得净中心伪图案，基于边缘伪图案和净中心伪图案生成划线伪图案，以及制造包括划线伪图案的第一光掩模。本发明专利技术的实施例还提供了三维集成电路器件。

【技术实现步骤摘要】

本专利技术的实施例涉及三维集成电路器件及其制造方法。

技术介绍

1、随着三维(3d)集成电路(ic)封装在半导体行业越来越受欢迎，已经探索出执行晶圆对晶圆(wow)接合的有效方式。wow接合技术包括在不同ic管芯上实施接合层。每个接合层包括嵌入介电层中的金属部件。对于用来wow接合的接合层，不同接合层的介电层的表面和金属部件应该对准。当两个接合层的金属部件没有对准时，接合可能会受到损害。

技术实现思路

1、本专利技术的一些实施例提供了一种三维集成电路(3dic)器件，该三维集成电路(3dic)器件包括：第一器件，包括第一层，第一层包括第一布局和第一划线区域；以及第二器件，包括第二层，第二层包括第二布局和第二划线区域，其中，第一层接合至第二层，其中，第一布局是第二布局的镜像，其中，第一划线区域包括相对于第一划线区域的中心对称布置的第一多个伪部件。

2、本专利技术的另一些实施例提供了一种制造三维集成电路器件的方法，该方法包括：接收包括设置在划线区域中的器件区域的设计布局；识别划线区域的围绕器件区域的中本文档来自技高网...

【技术保护点】

1.一种三维集成电路器件，包括：

2.根据权利要求1所述的三维集成电路器件，其中，所述第二划线区域包括相对于所述第二划线区域的中心对称布置的第二多个伪部件。

3.根据权利要求1所述的三维集成电路器件，

4.一种制造三维集成电路器件的方法，包括：

5.根据权利要求4所述的方法，还包括：

6.根据权利要求5所述的方法，还包括：

7.根据权利要求6所述的方法，其中，所述分步转移形成包括多个所述第一图像和多个所述第二图像的阵列。

8.根据权利要求6所述的方法，其中，执行所述分步转移使得所述第一图像与所述第二图像在...

【技术特征摘要】

1.一种三维集成电路器件，包括：

2.根据权利要求1所述的三维集成电路器件，其中，所述第二划线区域包括相对于所述第二划线区域的中心对称布置的第二多个伪部件。

3.根据权利要求1所述的三维集成电路器件，

4.一种制造三维集成电路器件的方法，包括：

5.根据权利要求4所述的方法，还包括：

6.根据权利...

【专利技术属性】
技术研发人员：尤昶清，许惟迪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：