本揭露关于一种半导体装置及半导体结构。半导体装置包含基材，设置于基材内并通过基材的基材区域彼此分隔开的第一沟槽和第二沟槽，设置于第一沟槽与第二沟槽中且设置于基材区域上的设置为堆叠配置的第一导电层、第二导电层和第三导电层，设置于第一沟槽与...

本技术实施例涉及半导体裸片封装及半导体装置封装。所述半导体裸片封装包括：裸片；绝缘体层；连接结构，在裸片与绝缘体层间；及应力消除沟槽，在半导体裸片封装的外边缘与半导体裸片封装的密封环结构间，延伸穿过绝缘体层、连接结构且进入裸片中。所述半...

一种半导体装置，包含第一通道区在第一横向方向上延伸，且包含第一外延结构；第二通道区在第一横向方向上延伸，沿着第二横向方向相邻于第一通道区，且包含第二外延结构；第三通道区在第一横向方向上延伸，沿着第二横向方向相邻于第一通道区，且包含第三外...

提供一种集成电路封装体，包括中介层，中介层包括第一重分布层、第二重分布层、介电层、第三重分布层以及第一直接通孔，第二重分布层在中介层的中央区域中的第一重分布层之上，介电层在中介层的周边中的第一重分布层之上，介电层在俯视图中围绕第二重分布...

本公开涉及受限源极/漏极外延区域及其形成方法。一种用于形成集成电路器件的方法，包括：形成延伸到半导体衬底中的隔离区域；使隔离区域凹陷，其中，隔离区域之间的半导体区域形成半导体鳍；在隔离区域和半导体鳍上形成第一电介质层；在第一电介质层上方...

本公开的一种半导体封装包括横向邻近彼此设置的第一半导体晶粒和第二半导体晶粒。半导体封装包括重叠第一半导体晶粒的第一角落和第二半导体晶粒的第二角落的半导体桥。半导体桥将第一半导体电性耦合至第二半导体晶粒。半导体封装包括分别电性耦合至第一半...

一种半导体结构包含一主动区、一栅极材料层及一衬里。栅极材料层位于主动区且具有一凹入表面，其中凹入表面包括一第一边缘处的一第一角状物、一第二边缘处的一第二角状物及位于第一角状物与第二角状物之间的一谷。衬里覆盖该栅极材料层的该第一角状物、该...

揭示了一种记忆体阵列。记忆体阵列包括在基板上方设置的多个记忆体单元。记忆体单元的每一者耦接到多个字线的对应字线及多个位元线对的对应位元线对。耦接到字线的四个连续字线及位元线对的第一位元线对的记忆体单元的前四个沿着单个横向方向在基板上抵靠...

一种记忆体装置。在一个态样中，记忆体装置包括一组记忆体单元。在一个态样中，此记忆体装置包括沿着一方向延伸的第一位元线。此第一位元线可耦合到沿着此方向设置的此组记忆体单元的子集。在一个态样中，此记忆体装置包括沿着此方向延伸的第二位元线。在...

本公开提供了半导体结构。半导体结构包括波导结构、光电材料、和晶体管。波导结构设置在衬底上，并且包括具有第一类型的掺杂剂的第一掺杂区，和具有不同于第一类型的第二类型的掺杂剂的第二掺杂区。光电材料设置在第一掺杂区和第二掺杂区的结的附近。晶体...

实施例光子装置可包含第一端包含硅及光学连接第一端的波导结构；包覆介电层形成围绕包含波导结构的第一端；第二端包含多晶硅；以及电容介电层设置于第一端与第二端之间。电容介电层可包含SiON层。波导结构可包含回应施加于第一端与第二端之间的第一电...

一种半导体器件包括：纳米结构沟道的堆叠件，位于衬底上方；栅极结构，环绕堆叠件；和源极/漏极区域，位于衬底上。源极/漏极区域包括：第一外延层，与沟道直接接触；和第二外延层，位于第一外延层上，第二外延层具有比第一外延层高的锗浓度。该半导体器...

提供了半导体结构及其形成方法。本公开实施例的半导体结构包括：接触部件，设置在第一介电层中；第一蚀刻停止层(ESL)，位于接触部件和第一介电层上方；第二介电层，位于第一ESL上方；第二ESL，位于第二介电层上方；第三介电层，位于第二ESL...

本公开涉及纳米结构FET半导体器件及其形成方法。实施例包括纳米结构器件和形成纳米结构器件的方法，包括处理工艺以膨胀侧壁间隔件材料，以便封闭沉积之后的侧壁间隔件材料中的接缝。该处理工艺包括氧等离子体处理，以膨胀侧壁间隔件材料并交联开放的接...

本技术提供一种封装结构，包括半导体管芯、重布线电路结构、背侧介电层、导电端子、电子装置及底部填充剂。半导体管芯被绝缘包封体在侧向上包封。重布线电路结构设置于半导体管芯及绝缘包封体上。重布线电路结构包括重布线导电层及与所述重布线导电层电性...

一种半导体装置结构，包括基板，具有相对的第一侧与第二侧；以及外延源极/漏极结构，与基板的第一侧相邻，其中外延源极/漏极结构包括第一外延层；第二外延层，接触第一外延层；以及第三外延层，且第二外延层围绕并接触第三外延层的多个侧壁。装置结构亦...

本发明提出一种支撑件和清洁设备。支撑件包括一环状基座以及配置在环状基座上的三个或更多个垂直延伸元件。每个垂直延伸元件包括在径向上延伸远离环状基座的中心的一搁架。垂直延伸元件均匀地绕环状基座配置。从搁架的顶面到垂直延伸元件的最高表面的距离...

本技术提供一种包括具有一或多个凹口的环结构的半导体封装。所述半导体封装可包括：衬底；第一封装组件，接合至衬底，其中第一封装组件可包括第一半导体晶粒；环结构，贴合至衬底，其中环结构在俯视图中可包围第一封装组件；以及盖结构，贴合至环结构。环...

本申请的各种实施例是有关于一种集成芯片。所述集成芯片包括上覆于基底上的沟道电容器。沟道电容器包括多个电容器电极结构、多个翘曲减小结构及多个电容器介电结构。所述多个电容器电极结构、所述多个翘曲减小结构与所述多个电容器介电结构交替地堆栈且界...

揭露一种用于提升被动装置裸晶的制造良率的半导体结构。半导体结构包括设置在基板上的第一组和第二组电容器、设置在第一组和第二组电容器上的互连结构、分别设置在第一及第二导电线上的第一和第二接合结构，及分别连接第一导电线和第二导电线的第一测量结...