本揭露的一实施例提供一种半导体组件的制造方法，包括：在接触结构开口中形成牺牲间隙壁，其中接触结构开口暴露出源极/漏极区；在牺牲间隙壁的侧壁与源极/漏极区的顶面上沉积间隙壁层；在接触结构开口中的间隙壁层上形成保护介电层；移除牺牲间隙壁，以...

一种半导体装置包括：一第一鳍状物及一第二鳍状物在一半导体基板上方；一隔离区域在该第一鳍状物与该第二鳍状物之间；一氧化物衬垫沿着该第一鳍状物、该第二鳍状物及该半导体基板沉积，该氧化物衬垫包含沿着该第一鳍状物的一第一上方部分及一第一下方部分...

本新型的一面向涉及静态随机存取存储器装置。此静态随机存取存储器装置包含基板，其具有第一区及相邻第一区的第二区。第一静态随机存取存储器单元设置于第一区之内，且具有多个第一主动区沿着基板上的第一方向纵向延伸。第二静态随机存取存储器单元设置于...

一种用于半导体工艺的系统以及方法，方法包括使用第一泵器件控制第一腔室的压力条件，其中第一泵器件产生第一数字协议格式的第一操作数据；使用第二泵器件控制第二腔室的压力条件，其中第二泵器件产生不同于第一数字协议格式的第二数字协议格式的第二操作...

本揭露提供用于自偏压式静电放电(electro‑static discharge，ESD)电源箝位器的系统及方法。ESD电源箝位器包括耦合至正供应电压节点及接地电压节点的ESD侦测电路。所述ESD侦测电路包括第一节点，第一节点在待机模式...

一种半导体装置，包括设置在一基底上方的通道部件的一垂直堆叠、包围通道部件的垂直堆叠的每个通道部件的一栅极结构、电性耦接至通道部件的垂直堆叠的一源极/漏极特征部件、形成于源极/漏极特征部件的多于一侧上的一硅化物层以及通过硅化物层电性耦接至...

本揭露提供一种集成电路结构及其制造方法，集成电路(IC)结构包含第一基板具有集成电路形成于其上；第二基板接合至第一基板；以及深沟渠电容器形成于第二基板上且电性连接集成电路。深沟渠电容器包含数个导电层与数个介电层的堆叠设于数个深沟渠中，以...

一种半导体器件，包括：第一电极；第一界面层，与第一电极接触；第一插入层，位于第一界面层上，第一插入层具有超过约70％的第一面积比率的第一正交相(O相)区域或第一单斜相(M相)区域；第一介电层，位于第一插入层上，第一介电层具有超过第二O相...

提供了半导体器件及其形成方法。一种示例性方法包括在衬底上形成堆叠件，并图案化堆叠件和衬底的部分以形成鳍形结构，该鳍形结构包括由衬底形成的基部和由堆叠件形成的顶部部分。该堆叠件包括与多个牺牲层交错的多个沟道层和设置在相邻沟道层和牺牲层之间...

本文公开了用于堆叠器件结构的接合技术。本申请的实施例提供了半导体器件及其制造方法。一种示例性方法包括在第一器件组件上形成第一绝缘层，在第二器件组件上形成为第二绝缘层。对第一绝缘层和第二绝缘层进行等离子体激活处理。在等离子体激活工艺之后，...

本发明的实施例提供了半导体结构及其形成方法。根据本公开的半导体结构包括设置在衬底上方的第一底部源极/漏极部件和第二底部源极/漏极部件、在第一底部源极/漏极部件和第二底部源极/漏极部件之间延伸并与之接触的多个底部沟道构件、在多个底部沟道构...

封装结构包括：中介层，包括前侧和与前侧相对的背侧；上部模制结构，位于中介层的前侧上，并且包括上部模制层和位于上部模制层中的半导体管芯；以及下部模制结构，位于中介层的背侧上，并且包括下部模制层和位于下部模制层中的衬底部分，其中，衬底部分包...

一种集成电路器件包括位于衬底前侧处的具有第一类型的沟道的第一晶体管和具有第二类型的沟道的第二晶体管。第一晶体管堆叠在第二晶体管上方。该集成电路器件还包括连接至第一晶体管的源极端子的电源线。第一晶体管具有被配置为接收控制信号的栅极端子，并...

本公开涉及金属栅极上的用于防止金属氧化的选择性SiN帽盖。一种半导体制造的方法包括形成被第一氧化硅层围绕的金属栅极，其中金属栅极的金属表面被暴露。该方法还包括将氮化硅层选择性地沉积在金属表面上而不在第一氧化硅层上，以及在第一氧化硅层和氮...

本揭露是有关半导体装置的制造方法。该方法在沟槽内沉积共形材料以形成共形衬垫以及修改共形衬垫使得共形衬垫的上部较共形衬垫的下部修改得更多。沉积与修改的步骤被重复，其中共形材料在未修改的表面上的沉积率较共形材料在修改后的表面上的沉积率大，以...

本申请的实施例提供了一种用于制造堆叠器件结构的方法。堆叠沟道结构包括其上具有第一栅极电介质的第一沟道结构、在第一沟道结构上方的隔离结构以及在隔离结构上方的第二沟道结构。第二沟道结构在其上具有第二栅极电介质。方法可以包括形成在第二沟道结构...

本申请的实施例提供了半导体器件，其中，第一n型晶体管包括第一沟道组件、设置在第一沟道组件上方的未掺杂的第一栅极介电层、以及设置在未掺杂的第一栅极介电层上方的第一栅电极。第二n型晶体管包括第二沟道组件和设置在第二沟道组件上方的掺杂的第二栅...

公开一种半导体装置的制造方法。此半导体装置的制造方法包含：暴露晶体管的导电通道的一个或多个表面；以第一高介电系数介电层覆盖一个或多个表面；以第二高介电系数介电层覆盖第一高介电系数介电层；在第二高介电系数介电层的上方沉积含钌层；以及以不大...

提供一种包括一或多个挡坝结构的半导体封装。一种半导体封装可包括：中介层；半导体管芯，接合至中介层的第一侧；包封体，在中介层的第一侧上包围半导体管芯；衬底，接合至中介层的第二侧；底部填充胶，位于中介层与衬底之间；以及一或多个挡坝结构，位于...

提供一种包含两种不同黏合剂的半导体封装。所述半导体封装可包括：封装组件，具有接合至衬底的半导体管芯；第一黏合剂，位于衬底之上；热量转移层，位于封装组件上；以及盖，藉由第二黏合剂而贴合至衬底。第一黏合剂可包围封装组件及热量转移层。盖可包括...