一种电容电极的处理方法，包含形成第一电极、对第一电极上方的第一氧化层进行第一处理工艺，其中第一处理工艺使用包含氨的第一工艺气体来进行、沉积高k介电层于第一氧化层的上方、形成第二电极于高k介电层的上方、形成电性连接至第一电极的第一接触插塞...

一种半导体装置，包括：在基板上沿第一方向堆叠并沿第二方向延伸的多个半导体层，第二方向垂直第一方向；栅极电极结构，在第三方向延伸，包绕每个半导体层，第三方向垂直第一与第二方向，其中栅极电极结构包括：高介电常数栅极介电层，设置在半导体层上；...

一种半导体装置包含n型源极/漏极磊晶层、p型源极/漏极磊晶层以及介电层。介电层在该n型源极/漏极磊晶层及该p型源极/漏极磊晶层上方。该介电层未覆盖该n型源极/漏极磊晶层的一部分及该p型源极/漏极磊晶层的一部分。该n型源极/漏极磊晶层的该...

根据本揭露内容的一些实施例，揭露一种半导体元件及其制作方法，方法包含：形成第一电极；沉积介电质层在第一电极上方，其中介电质层具有第一介电常数以及第一厚度；沉积介电质盖层在介电质层上方，其中介电质盖层具有高于第一介电常数的第二介电常数，且...

一种像素感测器和其形成方法。像素感测器包括第一光电二极管、通过沟槽隔离结构与第一光电二极管分离的第二光电二极管、位于第一光电二极管上方且包括氧化物材料和金属的阻挡层，以及至少一个电极，其中电极配置成施加横跨阻挡层的电压差。电极通过改变阻...

一种半导体结构，包含基底；隔离结构，位于基底上方；两源极/漏极结构，从基底延伸；半导体通道层，悬置于基底上方并连接两源极/漏极结构；高介电常数金属栅极堆叠物，位于两源极/漏极结构之间，并环绕半导体通道层的每一个；栅极间隔件，位于高介电常...

提供了形成堆叠多栅极器件的栅极结构的方法。根据本公开的形成半导体器件的方法包括形成栅极介电层以包围底部沟道构件和顶部沟道构件，在栅极介电层上方沉积偶极层，形成伪层，以使得顶部沟道构件设置在伪层的顶表面之上，去除顶部沟道构件周围的偶极层，...

根据本申请的实施例，提供了一种形成封装件的方法，包括：通过晶圆上晶圆接合，将第一晶圆与第二晶圆接合，其中第二晶圆包括其中的第一多个器件管芯。通过晶圆上芯片接合，将第二多个器件管芯接合在第二晶圆上。实施间隙填充工艺，以通过间隙填充区填充第...

提供了半导体结构及其形成方法。根据本公开实施例的半导体结构包括：衬底；第一半导体层，位于衬底上方；第二半导体层，位于第一半导体层上方，并且包括夹置在第一源极/漏极区域和第二源极/漏极区域之间的沟道区域；第一多个纳米结构，设置在沟道区域上...

提供了半导体结构及其形成方法。一种示例方法包括接收工件，该工件包括衬底、衬底的第一区上的第一沟道构件、衬底的第二区上的第二沟道构件和衬底的第三区上方的第三沟道构件，沉积第一栅极介电层以包绕第一沟道构件中的每个，以及所述第三沟道构件中的每...

一种形成半导体器件的方法包括形成从衬底突出的鳍，鳍包括位于鳍基部上方的外延堆叠件和位于外延堆叠件上方的硬掩模层，外延堆叠件包括不同材料组成的第一半导体层和第二半导体层，执行第一蚀刻工艺以蚀刻硬掩模层，第一蚀刻工艺包括施加第一蚀刻剂组合，...

本文公开了通孔结构及其制造方法。示例性方法包括形成延伸穿过绝缘层并且延伸至衬底中的沟槽。衬底具有第一侧(例如，前侧)和第二侧(例如，背侧)。绝缘层设置在衬底的第一侧上方。方法包括：用介电材料填充沟槽；以及对衬底的第二侧实施减薄工艺，减薄...

本申请的实施例提供了半导体二极管结构、静电放电保护电路及其形成方法。二极管结构包括硅剩余层、设置在硅剩余层上的第一p型掺杂区和设置在硅剩余层上的第一n型掺杂区。第一沟道区设置在硅剩余层上并且在第一p型掺杂区和第一n型掺杂区之间，其中第一...

一种形成封装结构的方法，包括：在基底结构上形成光刻胶，和使用第一光刻掩模对所述光刻胶执行第一曝光工艺。在所述第一曝光工艺中，所述光刻胶的内部部分被阻挡而免受曝光，并且光刻胶的外围部分被曝光。所述外围部分环绕所述内部部分。使用第二光刻掩模...

本发明的实施例提供了一种单调电容数模转换器(CDAC)。CDAC包括转换器阵列，该转换器阵列包括多个CDAC单元，其中每个CDAC单元均包括逻辑单元、开关和电容器，并且其中每个逻辑单元均包括第一输入、第二输入和第三输入。CDAC还包括第...

集成电路包括NMOS全环栅(GAA)晶体管和PMOS GAA晶体管。单个栅极金属用于两个晶体管。通过包括沟道区域周围的栅极金属的第一层、栅极金属的第一层周围的半导体层以及半导体层上的栅极金属的栅极填充层，将有效功函数赋予NMOS晶体管。...

一种集成电路(IC)器件，包括多个存储器区段。每个存储器区段包括多个存储器单元，以及电耦合到多个存储器单元并布置在IC器件的第一侧上的局部位线。IC器件还包括全局位线，全局位线电耦合到多个存储器区段，并且布置在IC器件的第二侧上。第二侧...

一种集成电路封装的形成方法包括：将集成电路管芯接合至载体衬底；在集成电路管芯周围并沿着载体衬底的边缘形成间隙填充介电质；进行斜面清洁工艺，以自载体衬底的边缘移除间隙填充介电质的部分；在进行斜面清洁工艺之后，在间隙填充介电质及集成电路管芯...

器件包括：第一晶体管层，包括第一栅电极；以及第二晶体管层，包括与第一晶体管层堆叠的第二栅电极。包括导线的金属间结构设置在第一晶体管层和第二晶体管层之间。第一栅极接触件沿第一栅电极的侧壁从第一栅电极的顶面延伸至导线48G。第二栅极接触件沿...

本发明提供一种电子装置，包括封装衬底以及设置于封装衬底上且通过导电凸块电性连接至封装衬底的结构。导电凸块的材料包括含铋(Bi)合金或含铟(In)合金。在一些实施例中，含铋(Bi)合金包括Sn‑Ag‑Cu‑Bi合金。在一些实施例中，包含在...