一种存储器单元包括在第一方向上纵向延伸的第一有源区和第二有源区，以及沿第一方向从第一到第四按顺序排列的第一、第二、第三和第四栅极结构。第一、第二、第三和第四栅极结构中的每个在垂直于第一方向的第二方向上纵向延伸。第一、第二、第三和第四栅极...

一种半导体器件包括：有源区域，在第一方向上延伸；第一金属到S/D(MD)接触结构，在垂直的第二方向上延伸，并且在有源区域上方并耦合到有源区域；第一金属化层，位于第一MD接触结构上方，并具有在第一方向上延伸且各自具有相对于第二方向基本上相...

器件包括：第一集成电路(IC)管芯；第一介电材料，位于第一IC管芯的第一侧壁周围；第二IC管芯，位于第一IC管芯上方并且电耦合至第一IC管芯；以及第二介电材料，位于第一介电材料上方和第二IC管芯的第二侧壁周围，其中，在顶视图中，第二IC...

一种集成电路芯片包括衬底。栅极层位于衬底上。通道层位于衬底上且自栅极层纵向间隔开。铁电层直接地位于通道层与栅极层之间。一对源极/漏极电极位于通道层上且彼此侧向间隔开。多个电荷陷阱沿着铁电层与通道层之间的介面定位。

本技术实施例提供一种半导体封装。所述半导体封装包括：半导体管芯，由绝缘包封体在侧向上覆盖；第一重布线结构，上覆于绝缘包封体以及半导体管芯的后表面上；第二重布线结构，位于绝缘包封体以及半导体管芯的与后表面相对的有源表面之下；多个有源绝缘穿...

本申请的实施例提供了一种半导体结构，包括存储器单元、被配置为向存储器单元提供逻辑功能的一个或多个逻辑单元、以及设置在存储器单元和一个或更多个逻辑单元上方的互连结构。互连结构包括位于互连结构的相同金属线层中的位线、反位线、第一电压线和第二...

一种半导体结构，包括存储器单元、逻辑单元以及位于存储器单元和逻辑单元之间的过渡区。存储器单元包括第一有源区和具有栅极节距的多个第一栅极结构。逻辑单元包括第二有源区和具有栅极节距的多个第二栅极结构。过渡区包括第一介电部件和第二介电部件。第...

本申请的实施例公开了存储器单元、集成电路结构及存储器阵列。存储器单元包括包括多个晶体管的器件层和设置在器件层上方的互连结构。每个晶体管包括在第一方向上纵向延伸的栅极结构。互连结构包括电耦合到器件层中的晶体管的最底部金属线层。最底部金属线...

IC结构包括定位在半导体晶圆中的第一互补场效应晶体管(CFET)和第二CFET，第一和第二CFET的每个包括在第一方向上延伸的栅极结构、在垂直于第一方向的第二方向上延伸穿过栅极结构的n型沟道，以及在第二方向上延伸穿过栅极结构并且在垂直于...

存储器单元阵列包括第一存储器单元库、与第一存储器单元库相邻的第二存储器单元库、第一组位线和第二组位线。第一组位线在第一方向上延伸，耦合到第一存储器单元库，并且位于衬底的前侧上方的至少第一金属层上。第二组位线在第一方向上延伸，耦合到第二存...

根据本申请的一些实施例，公开了一种半导体器件和制造该半导体器件的方法。该方法包括：在衬底上形成多晶硅结构，在多晶硅结构上沉积第一间隔件层，在第一间隔件层上沉积第二间隔件层，在衬底上形成S/D区，去除第二间隔件层，在第一间隔件层上和S/D...

本公开提供一种集成电路器件。集成电路器件包括半导体衬底、在所述半导体衬底中的多个光探测区域及在所述半导体衬底中的隔离结构。隔离结构在所述多个光探测区域之间延伸并且具有垂直轮廓，其包括在垂直向上彼此间隔的多个转折节点。所述多个转折节点包括...

一种半导体装置可包括可形成于半导体装置的后端区中的非易失性存储单元结构。非易失性存储单元结构可包括其中在栅极结构与字线导电结构之间包括介电层的部分的浮动栅极结构。藉由介电层将栅极结构与字线导电结构分隔开会使得栅极结构成为浮动栅极结构。此...

本技术实施例提供一种工件卡盘以及具有此工件卡盘的工件搬运设备。工件卡盘包括支撑平台、真空系统及渗气缓冲层。所述支撑平台具有用于在其上固持工件的支撑表面。所述真空系统设置于所述支撑平台的下方并与所述支撑平台气体连通。所述渗气缓冲层设置于所...

本技术提供一种半导体封装。半导体封装包括衬底及集成电路管芯。衬底阻焊剂具有暴露衬底的接合表面的衬底接合接垫的衬底阻焊剂开口，并且管芯阻焊剂具有暴露集成电路的管芯接合表面的管芯接合接垫的管芯阻焊剂开口。球栅阵列通过管芯阻焊剂开口和衬底阻焊...

一种用于极紫外线反射型光罩的薄膜及其制造方法，用于极紫外线(extreme ultraviolet,EUV)反射型光罩的薄膜包括附接至框架的膜。此膜包括多个纳米管束，各纳米管束包括多个由第一纳米管材料制成并结合在一起的多壁纳米管，以及在...

在一实施例中，装置包括集成电路管芯，集成电路管芯包括第一侧壁、第二侧壁和第三侧壁，其中集成电路管芯的第三侧壁连接到集成电路管芯的第一侧壁和集成电路管芯的第二侧壁，其中集成电路管芯的第三侧壁形成集成电路管芯的倒角；第一电介质围绕集成电路管...

本技术实施例涉及一种封装结构。所述封装结构包含底部裸片及顶部裸片。所述底部裸片包含：第一有源区，其由第一密封环区包围；第一密封环区，其包含底部密封环；及第一接合层，其经安置于所述底部裸片的前侧上。所述顶部裸片包含：第二有源区，其由第二密...

提供了用于延迟线电路的系统和方法，该延迟线电路包括延迟线芯和第一电流镜电路。延迟线芯包括串联连接的多个反相器。多个反相器中的每个都耦合到第一公共节点。第一电流镜电路包括被配置为产生第一数模转换器(DAC)电流的第一电流源、耦合到第一电流...

本公开的各个实施例针对包括置于半导体衬底上方的导电基层的集成芯片。多个导电柱结构在远离半导体衬底的方向上从导电基层垂直地延伸，导电柱结构彼此横向偏离。多个导电层和多个电容器介电层设置在导电柱结构上方。导电层和电容器介电层彼此交替地堆叠，...