台湾积体电路制造股份有限公司专利技术

台湾积体电路制造股份有限公司共有17058项专利

  • 在本揭示内容的一些态样中,一种能带间隙参考电路包括一第一电流镜及一第一电阻器,该第一电阻器耦接至该第一电流镜以提供一绝对温度成正比(PTAT)电压。该电路包括一第二电流镜及一双极接面晶体管(BJT)装置,该BJT装置耦接至该第二电流镜以...
  • 一种半导体装置,包括基板上的鳍片,所述鳍片包括中心结构和横向围绕该中心结构的外部半导体衬层。
  • 本公开提供一种内容可定址存储器(CAM)阵列,包括共享单元边界的第一及第二单元结构。第一单元结构包括第一存储电路及第一比较器电路,第一比较器电路包括具有栅极、漏极与源极的第一晶体管。第二单元结构包括第二存储电路及第二比较器电路,第二比较...
  • 本技术实施例涉及半导体结构。本文中描述的实施方案提供用于包含第二集成电路装置上方的第一集成电路装置的堆叠裸片结构的技术及设备,其中第一集成电路装置的操作电压相对于第二集成电路装置的操作电压不同。第一集成电路装置包含堆叠裸片结构的密封环结...
  • 本公开实施例提出一种半导体芯片封装。上述半导体芯片封装包括形成在集成电路芯片的表面中的冷却界面区。包括通道区和柱状结构的组合的冷却界面区可直接暴露于半导体芯片封装之上及/或周围的流体。
  • 一种半导体结构,示例性半导体结构包括设置在基板上方的通道构件的垂直堆叠、围绕通道构件的垂直堆叠的每一个通道构件的栅极结构、耦接至通道构件的垂直堆叠并且相邻于栅极结构的源极/漏极特征、以及设置在源极/漏极特征和基板之间的介电特征,在剖面图...
  • 半导体封装结构可包含封装基板、耦合至封装基板的半导体晶粒、以及接附至封装基板且覆盖半导体晶粒的封装盖体。封装盖体可包含具有随空间变化的热导率的顶部,在第一区中的热导率大于在第二区中的热导率。第一区可包含多膜层结构,其包含借由铜膜层支撑的...
  • 揭示一种半导体元件及其制造方法。制造半导体元件的方法包含形成鳍片基体于基材上、磊晶生长源极/漏极区域于鳍片基体上、沉积介电层于源极/漏极区域上、形成穿过介电层的接触结构于源极/漏极区域上、移除介电层的一部分以暴露接触结构的多个侧壁、形成...
  • 本文描述的实施方式提供半导体装置。半导体装置包括具有一个或多个介电区域的全栅极晶体管,其中介电区域包括一个或多个介电气体。介电区域可以包括位于磊晶区域(例如,源极/漏极区域)与全栅极晶体管中栅极结构的第一部分之间的第一介电区域。介电区域...
  • 本申请的实施例公开了半导体结构及其形成方法。形成半导体结构的方法包括在半导体层上形成鳍,在鳍的侧壁上沉积隔离部件,使鳍的部分凹陷以形成暴露半导体层的顶面的第一沟槽,在第一沟槽中形成牺牲部件,在牺牲部件上形成外延部件,暴露牺牲部件的底面,...
  • 提供了半导体结构及其形成方法。本公开实施例的方法包括:接收工件,工件包括位于衬底上方的底部源极/漏极部件、位于底部源极/漏极部件上方的第一介电层、位于第一介电层上方的顶部源极/漏极部件以及位于顶部源极/漏极部件上方的第二介电层;穿过第二...
  • 一种半导体器件,包括在第一栅极堆叠件的背侧上的背侧栅极蚀刻停止层(ESL),其中多个第一纳米结构与背侧栅极ESL重叠。背侧栅极ESL可以包括高k介电材料。半导体器件还包括在第一源极/漏极区之间延伸的多个第一纳米结构和在多个第一纳米结构上...
  • 一种用于测试输入/输出(I/O)电路的电路及方法,该电路包括:与I/O电路的第一I/O相对应并且被配置为接收至少第一输入信号或第二输入信号的多个第一输入;复用器压缩器,耦合到所述多个第一输入,并且被配置为交替地形成用于所述第一输入信号的...
  • 本新型实施例涉及一种半导体装置封装。根据本技术的一些实施例,粘着层可形成于半导体装置封装的重布结构中的重布层RDL的部分上方。其上方形成所述粘着层的所述RDL的所述部分可定位于与所述重布层结构连接的一或多个TIV的“阴影”(例如在所述一...
  • 本技术提供了具有无掺杂连接的结构及制造方法。示例性的结构包括:基底;形成在基底中且具有第一导电类型的第一区;位于基底之上的上覆层;形成在上覆层中且具有第二导电类型的井区;横向相邻于井区且延伸穿过上覆层而与第一区电接触的导电插塞;以及位于...
  • 本技术提供一种半导体管芯封装,半导体管芯封装中所包括的半导体管芯可包括位于半导体管芯的装置区中的多个去耦合沟渠电容器区。去耦合沟渠电容器区中的至少二者或更多者包括具有不同深度的去耦合沟渠电容器结构。可将去耦合沟渠电容器区中的去耦合沟渠电...
  • 本技术实施例提供一种系统晶片(SoC)晶粒封装,所述系统晶片晶粒封装附接至半导体元件封装的重布线结构,使得SoC晶粒封装的顶部表面位于邻近记忆体晶粒封装的顶部表面上方。此可经由使用增加SoC晶粒封装的高度的各种附接结构来实现。在将记忆体...
  • 本发明涉及形成半导体结构的方法。该方法包括在第一介电层上方沉积蚀刻停止层(ESL)。ESL层沉积可以包括:在第一介电层上方流动第一前体;净化第一前体的至少部分;在第一介电层上方流动第二前体以形成ESL层的子层;并且净化第二前体的至少部分...
  • 一种半导体结构,包括具有第一表面和与第一表面相对的第二表面的衬底。该半导体结构包括设置在第一表面上的半导体器件。该半导体结构包括设置在第二表面上的金属化层。所述半导体结构包括与所述金属化层并联耦合的第一导电通孔和第二导电通孔,所述第一导...
  • 提供半导体结构。根据本技术的示范半导体结构包括基板、沟渠、材料层、第一电容器及第二电容器。沟渠延伸于基板中,其中在上视图中,沟渠沿着第一方向纵向延伸。材料层设置于基板的上方并与沟渠的第一部分相交。第一电容器设置于基板的上方并与沟渠的第二...