本公开提供一种包含半导体装置。半导体纳米结构晶体管包含对应于通道区导体纳米结构晶体管的多个半导体纳米结构。栅极金属围绕半导体纳米结构。与半导体纳米结构之间的栅极长度相比，栅极金属在半导体纳米结构上方具有不同的栅极长度尺寸。

方法包括：在第一衬底上方外延生长第一多层堆叠件；在第二衬底上方外延生长第二多层堆叠件；以及将第一多层堆叠件接合至第二多层堆叠件。第一衬底和第二衬底具有不同的晶体取向。方法还包括：图案化第一多层堆叠件和第二多层堆叠件以形成鳍，鳍包括与第一...

公开了相变材料(PCM)开关及其制造方法，其包括相变材料层和具有第一电极和双向阈值开关(OTS)材料层的选择器。第一电极可以选择性地向OTS层施加偏置电压，从而在OTS层内引起局部加热。相变材料层可以与OTS层热接触，使得OTS层可以加...

场效应晶体管包括：源极侧掺杂阱、漂移区域阱、源极区域、漏极区域；浅沟槽隔离结构，包括位于漂移区域阱上面并且与源极侧掺杂阱横向间隔开的第一部分；栅极介电层；栅电极，位于栅极介电层上面；以及近端掺杂层堆叠件，嵌入在漂移区域阱内并且介于源极侧...

本公开实施例提供一种半导体装置，其包括重分布层、钝化层以及接点特征。重分布层包括借由凹槽分隔的第一导电特征以及第二导电特征，它们的角落界定为邻近于凹槽且在凹槽的任一侧上。钝化层设置于重分布层的上方并位于凹槽内。接点特征延伸穿过钝化层并电...

本公开提供一种半导体装置。所述半导体装置包括第一鳍片及第二鳍片。第一鳍片由基板延伸并包括第一晶体管，其中第一鳍片包括第一栅极结构及相邻于第一栅极结构的第一源极/漏极部件。第二鳍片由基板延伸并包括第二晶体管，其中第二鳍片包括第二栅极结构及...

一种封装体，包含第一装置及附接于第一重分布结构的第二装置。第二装置包含第二重分布结构、设置于第二重分布结构上方的第一裸片、沿着第一裸片的侧壁延伸的第一封装胶、延伸穿过第一封装胶的第一通孔、设置于第一封装胶上方并包含连接至第一通孔的第一金...

一种静态随机存取存储器(SRAM)包括：第一CFET堆叠和第二CFET堆叠，每个CFET堆叠包括在第一方向上堆叠在第二AR(例如，P型)上的第一有源区(AR)(例如，N型)，每个CFET堆叠表示互补FET(CFET)架构；第三CFET堆...

存储器电路包括存储器单元、第一位线、选择电路、第一字线和第一源极线。选择电路包括位于第一层级上的第一晶体管，以及位于第一层级上或不同于第一层级的第二层级上的第二晶体管。第一字线耦合到第一晶体管或第二晶体管。第一源极线耦合到第一晶体管或第...

本技术提供一种半导体装置与半导体结构，其中，半导体装置包括基板。半导体装置包括多层内连线结构位于基板的第一侧上。多层内连线结构包括多个金属层。集成电路装置包括穿基板通孔的第一部分位于基板的第一侧上。穿基板通孔的第一部分包括多个导电构件，...

一种半导体装置，包括鳍片、多个内部间隔物以及源极/漏极特征。鳍片从基板延伸，并且包括多个半导体通道层。内部间隔物设置在半导体通道层的相邻半导体通道层之间，并且在通道区的任一侧。内部间隔物包括面向通道区的具有第一V形侧壁轮廓的第一侧端。源...

一种双端口存储器单元，包括第一、第二、第三和第四通过门晶体管，以及第一和第二字线。第一通过门晶体管包括在第一层级上的第一栅极。第二通过门晶体管包括在低于第一层级的第二层级上的第二栅极。第三通过门晶体管包括在第一层级上的第三栅极。第四通过...

器件包括：纳米结构的堆叠件；栅极结构，栅极结构包裹纳米结构；隔离区域，沿第一方向位于纳米结构的堆叠件和与其相邻的另一纳米结构的堆叠件之间；源极/漏极区域，源极/漏极区域邻接纳米结构中的至少一个；以及间隔件层，间隔件层位于栅极结构的侧壁上...

本公开涉及电阻网络单元区域、内置自测试器、以及半导体器件。一种半导体器件的内置自测试器(BIST)包括：输入/输出(I/O)电路，包括输出缓冲器和输入缓冲器，输出缓冲器的输出端在I/O端子处耦合到输入缓冲器的输入端，I/O端子被配置以接...

本发明提供一种具有改良的饱和汲极电流的晶体管及用于制造此类晶体管的方法。闸极以纵向沟渠及在纵向沟渠下方的多个横向沟渠的形状形成。所得双凹槽结构增加闸极的表面积，此准许额外电荷载子且增加晶体管的饱和汲极电流。此类晶体管可用于高电压及中电压...

一种半导体装置包含基板、金属‑绝缘体‑金属结构、互连结构、第一接触衬垫与第二接触衬垫。金属‑绝缘体‑金属结构位于基板内，其中金属‑绝缘体‑金属结构包含具有第一极性的多个第一电极以及具有第二极性的多个第二电极。互连结构位于基板上方，其中互...

本技术实施例提供一种半导体结构。所述半导体结构包括半导体管芯、重布线电路结构及端子。重布线电路结构设置于半导体管芯上且电性耦合至半导体管芯。端子设置于重布线电路结构上且电性耦合至重布线电路结构，其中重布线电路结构设置于半导体管芯与端子之...

记忆体装置包含多个记忆体单元，该多个记忆体单元位于基板上方并形成为具有多个行及多个列的阵列。多个记忆体单元中的每一者包含多个晶体管。位于多个行中的第一相邻者中的多个记忆体单元中的第一子集经由多个第一互连结构中的对应者实体耦接至带有供应电...

本技术实施例提供了一种半导体装置，包括：鳍片结构，沿第一方向；第一栅极结构以及第二栅极结构，在所述鳍片结构之上沿第二方向，其中所述第二方向垂直于所述第一方向；源极/漏极区，在所述第一栅极结构与所述第二栅极结构之间，其中所述源极/漏极区沿...

提供一种基板上晶圆上芯片(CoWoS)装置结构，包括：封装基板；中介层，在封装基板上方；第一晶粒与第二晶粒，设置在中介层上，其中第一晶粒具有第一底表面且第二晶粒具有第二底表面，其中与第一底表面和第二底表面共平面的平面具有大于零的斜率，且...