【技术实现步骤摘要】
本申请的实施例涉及用于制造堆叠器件结构的方法。
技术介绍
1、半导体集成电路(ic)行业经历了指数级增长。集成电路材料和设计的技术进步产生了几代集成电路，每一代都比上一代具有更小、更复杂的电路。在ic发展的过程中，功能密度(即，每个芯片面积的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))减小。这种按比例缩小的过程通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增加了处理和制造ic的复杂性。
2、随着半导体行业进入先进的ic技术节点，追求更高的器件密度、更高的性能和更低的成本，从制造角度和设计角度的挑战导致了堆叠晶体管配置，这带来了一系列新的挑战。例如，在不损坏晶体管堆叠件的上部、顶部晶体管的上部栅极的栅极层的情况下，垂直地图案化晶体管堆叠件的下部、底部晶体管的下部栅极的栅极层(或者反之亦然)是困难的。当上部晶体管和下部晶体管是不同类型时，诸如在p型金属氧化物半导体(pmos)晶体管上方或下方的n型金属氧化物半导体(nmos)晶体管时，这种图案化可能特别困难。因此，需要用于堆叠...
【技术保护点】
1.一种用于制造堆叠器件结构的方法，包括：
2.根据权利要求1所述的方法，其中，形成所述伪层包括：
3.根据权利要求1所述的方法，其中：
4.根据权利要求3所述的方法，其中，所述选择性沉积包括将所述第二栅极电介质和所述伪层暴露于含金属前体，其中，所述含金属前体具有烷基、卤基或其组合。
5.根据权利要求1所述的方法，还包括：
6.根据权利要求1所述的方法，还包括：
7.一种用于制造堆叠器件结构的方法，包括：
8.根据权利要求7所述的方法，还包括：
9.根据权利要求7所述的方法...
【技术特征摘要】
1.一种用于制造堆叠器件结构的方法，包括：
2.根据权利要求1所述的方法，其中，形成所述伪层包括：
3.根据权利要求1所述的方法，其中：
4.根据权利要求3所述的方法，其中，所述选择性沉积包括将所述第二栅极电介质和所述伪层暴露于含金属前体，其中，所述含金属前体具有烷基、卤基或其组合。
5.根据权利要求1所述的方法，还包括：
6.根据权利要求...
【专利技术属性】
技术研发人员：陈思桦，张莉琳，郑雅如，温伟源，廖思雅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。