半导体结构和形成该半导体结构的方法技术

本发明专利技术公开了一种半导体结构，包括：衬底，位于所述衬底上的导体层和围绕所述导体层的电介质层；覆盖所述导体层和所述电介质层的绝缘层；形成在所述绝缘层上的栅极导体层，以及围绕所述栅极导体层的电介质层；覆盖所述栅极导体层和所述围绕栅极导体层的电介质层的绝缘层；填充有半导体材料的通道垂直穿过所述栅极导体层且该通道的底部停止在所述导体层上，在所述通道的顶部设置有用作漏/源极的导体插塞；用作源/漏极的导体插塞与所述导体层电接触，用作栅极的导体插塞与所述栅极导体层电接触。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构。更具体而言，本专利技术涉及一种包括场效应晶体管的半导体结构。本专利技术还涉及这种半导体结构及其层叠结构的制造方法。
技术介绍
在当前的半导体集成电路中，垂直型场效应晶体管(垂直型FET)是一种新的集成解决方案。垂直型FET是其中的源极-漏极电流在垂直于衬底表面的通道内流动的器件，若衬底表面是水平的，则垂直型FET通常是垂直的通道，通道的顶部和底部部分是源/漏极和漏/源极。垂直型FET的一个主要优点是，不通过光刻来限定沟道长度，而是通过例如外延或层积等即使在纳米尺寸也能够提供良好的厚度控制的方法来限定。另一个优点是，垂直型FET工艺天然地适应非对称器件设计。然而，对于垂直型FET器件而言，一个关键的问题在于如何降低寄生电阻，以及在同一结构中获得具有不同栅极长度且相互之间具有更好隔离度的垂直型FET。因此，需要能够降低垂直型FET半导体器件的寄生电阻、在同一半导体结构中提供具有不同栅极长度且相互之间具有更好隔离度的垂直型FET器件的解决方案。
技术实现思路
本专利技术的其中一个目的是提供一种改进的半导体结构及其形成方法。根据本专利技术的一个方面，提供了一种半导体结构，包括衬底，位于所述衬底上的导体层和围绕所述导体层的电介质层；覆盖所述导体层和所述电介质层的绝缘层；形成在所述绝缘层上的栅极导体层，以及围绕所述栅极导体层的电介质层；覆盖所述栅极导体层和所述围绕栅极导体层的电介 质层的绝缘层；填充有半导体材料的通道垂直穿过所述栅极导体层且该通道的底部停止在所述导体层上，在所述通道的顶部设置有用作漏/源极的导体插塞；用作源/漏极的导体插塞与所述导体层电接触，用作栅极的导体插塞与所述栅极导体层电接触。根据本专利技术的另一个方面，提供了一种形成半导体结构的方法，包括a.在衬底上形成导体层和围绕所述导体层的电介质层；b.形成覆盖所述导体层和所述电介质层的绝缘层，并在所述绝缘层上形成栅极导体层以及围绕所述栅极导体层的电介质层；c.形成覆盖所述栅极导体层和所述围绕栅极导体层的电介质层的绝缘层；d.蚀刻一垂直穿过所述栅极导体层的具有侧壁的通道，并使该通道的底部停止在所述导体层上；e.在该通道内沉积半导体材料在所述通道的顶部设置用作漏/源极的导体插塞，设置用作源/漏极的导体插塞，以与所述导体层电接触，设置用作栅极的导体插塞，以与所述栅极导体层电接触。根据本专利技术的另一个方面，提供了一种半导体层叠结构，其具有至少两层层叠的根据本专利技术第一方面所述的半导体结构，其中相邻的两层所述半导体结构中，下层半导体结构中的通道顶部所设置的导体插塞与上层半导体结构的导体层电接触，其余各导体插塞均在相互不同的位置向上延伸至所述半导体层叠结构的顶部。根据本专利技术的另一个方面，提供了一种半导体层叠结构的形成方法，其包括执行根据本专利技术的一个方面所述的形成半导体结构的各步骤后，在已形成的半导体结构的顶部形成一层衬底层，并在该衬底层上再次执行所述的形成半导体结构的各步骤，以层叠多层半导体结构，在相邻的两层半导体结构中，使下层半导体结构中的通道顶部所设置的导体插塞与上层半导体结构的导体层电接触，并使其余各导体插塞均在相互不同的位置向上延伸至所述半导体层叠结构的顶部。附图说明本专利技术的这些和其它目的、特征和优点将会从结合附图对于本专利技术示例性实施例的以下详细描述中变得更为清楚明了。在附图中 图1示出了根据本专利技术的示例性实施例的半导体结构的俯视 图2示出了根据图1的半导体结构中，依据AA’方向的横截面示意 图3示出了根据本专利技术的示例性实施例形成半导体结构的方法的第一步骤的俯视图； 图4示出了根据图 3的半导体结构中，依据AA’方向的横截面示意 图5示出了根据本专利技术的示例性实施例形成半导体结构的方法的第二步骤的俯视图； 图6示出了根据图5的半导体结构中，依据AA’方向的横截面示意 图7示出了根据本专利技术的示例性实施例形成半导体结构的方法的第三步骤的俯视图； 图8示出了根据图7的半导体结构中，依据AA’方向的横截面示意 图9示出了根据本专利技术的示例性实施例形成半导体结构的方法的第四步骤的俯视图； 图10示出了根据图9的半导体结构中，依据AA’方向的横截面示意 图11示出了根据本专利技术的示例性实施例形成半导体结构的方法的第五步骤的俯视 图12示出了根据图11的半导体结构中，依据AA’方向的横截面示意 图13示出了根据本专利技术的示例性实施例的半导体层叠结构的横截面示意图。具体实施例方式以下将结合附图详细描述本专利技术的示例性实施例。附图是示意性的，并未按比例绘制，且只是为了说明本专利技术的实施例而并不意图限制本专利技术的保护范围。在附图中，相同的附图标记表示相同或相似的部件。为了使本专利技术的技术方案更加清楚，本领域熟知的工艺步骤及器件结构在此省略。首先，参照图1和图2详细描述根据本专利技术的示例性实施例的半导体结构。图1示出了根据本专利技术示例性实施例的半导体结构的俯视图；图2示出了根据图1的半导体结构中，依据AA’方向的横截面示意图。在附图中所示的根据本专利技术示例性实施例的半导体结构具有左右对称性(然而形成自左向右依序排列的若干重复结构也是可能的)，因此在以下描述中将着重介绍单侧的结构。如图2所示，根据本专利技术示例性实施例的半导体结构包括衬底111，位于所述衬底111上的导体层121和围绕所述导体层121的电介质层122，优选的，所述导体层121可以是金属层(未示出)，也可以包括金属层和形成在金属层之上的金属硅化物层131，以形成更加良好的电接触，覆盖所述导体层121和所述电介质层122的绝缘层211，形成在所述绝缘层211上的栅极导体层221，以及围绕所述栅极导体层221的电介质层222，覆盖所述栅极导体层221和所述围绕栅极导体层221的电介质层222的绝缘层311 用作源/漏极的导体插塞611与导体层121电接触，一用作栅极的导体插塞612与栅极导体层221电接触，一填充有半导体材料511的通道401垂直穿过栅极导体层221且该通道的底部停止在导体层121上，在所述通道的顶部设置有一用作漏/源极的导体插塞613。作为实例，依水平方向延伸的衬底111可以由绝缘材料形成。例如，衬底111可以包括二氧化硅、氮化硅，或者二氧化硅和氮化硅的组合。衬底层111也可以由多层材料叠加形成。在一个实例中，各导体插塞611、612和613之间形成有可根据各导体插塞的高度不同而调整厚度的绝缘层621。如图2所示，两个效应晶体管可以通过形成在二者之间的绝缘层211、311、621和电介质层122、222彼此隔开，各绝缘层和电介质层在水平方向上的延伸有效地保证了两个场效应晶体管之间的隔离度。用于形成导体层121和栅极导体层221的材料优选为金属，可以但不限于从以下材料构成的组中选取钨、锗、镍、钛或钴等。围绕所述导体层121的电介质层122和围绕所述栅极导体层221的电介质层222所使用的材料为绝缘材料。绝缘层211、311、621所使用的材料可以是二氧化硅或其他常见的绝缘材料。导体插塞611、612和613所使用的材料优选为适于沉积工艺的金属，例如钨、锗、镍、钛或钴等。在一个实例中，使用高介电常数材料(例如Hf02、Si3N4、Al203、Ti02、Zn0或CeO2等)，通过外延工艺制作本文档来自技高网...

【技术保护点】
一种半导体结构，包括：衬底，位于所述衬底上的导体层和围绕所述导体层的电介质层；覆盖所述导体层和所述电介质层的绝缘层；形成在所述绝缘层上的栅极导体层，以及围绕所述栅极导体层的电介质层；覆盖所述栅极导体层和所述围绕栅极导体层的电介质层的绝缘层；填充有半导体材料的通道垂直穿过所述栅极导体层且该通道的底部停止在所述导体层上，在所述通道的顶部设置有用作漏/源极的导体插塞；用作源/漏极的导体插塞与所述导体层电接触，用作栅极的导体插塞与所述栅极导体层电接触。

【技术特征摘要】
1.一种半导体结构,包括 衬底，位于所述衬底上的导体层和围绕所述导体层的电介质层； 覆盖所述导体层和所述电介质层的绝缘层； 形成在所述绝缘层上的栅极导体层，以及围绕所述栅极导体层的电介质层； 覆盖所述栅极导体层和所述围绕栅极导体层的电介质层的绝缘层； 填充有半导体材料的通道垂直穿过所述栅极导体层且该通道的底部停止在所述导体层上，在所述通道的顶部设置有用作漏/源极的导体插塞； 用作源/漏极的导体插塞与所述导体层电接触，用作栅极的导体插塞与所述栅极导体层电接触。2.根据权利要求1所述的半导体结构，其中所述导体层为金属层，或包括金属层和形成在金属层之上的金属娃化物层。3.根据权利要求2所述的半导体结构，其中所述金属层为钨、锗、镍、钛或钴。4.根据权利要求1所述的半导体结构，其中围绕所述导体层的电介质层的电介质层所使用的材料为高介电常数材料。5.根据权利要求1所述的半导体结构，其中所述绝缘层所使用的材料为Si02。6.根据权利要求1所述的半导体结构，其中所述栅极导体层所使用的材料为钨、锗、镍、钛或钴。7.根据权利要求1所述的半导体结构，其中导体插塞所使用的材料为钨、锗、镍、钛或钴。8.根据权利要求1所述的半导体结构，其中所述通道的侧壁为高介电常数材料。9.根据权利要求8所述的半导体结构，其中所述高介电常数材料为Hf02、Si3N4,Al2O3^Ti02、ZnO 或 CeO2O10.根据权利要求1所述的半导体结构，其中所述通道内所填充的半导体材料为P型多晶硅或N型多晶硅。11.根据权利要求1所述的半导体结构，其中所述通道的顶部形成有金属硅化物层。12.—种半导体层叠结构，其具有至少两层层叠的根据权利要求1-11之一所述的半导体结构，其中相邻的两层所述半导体结构中，下层半导体结构中的通道顶部所设置的导体插塞与上层半导体结构的导体层电接触，其余各导体插塞均在相互不同的位置向上延伸至所述半导体层叠结构的顶部。13.一种形成半导体结构的方法，包括以下步骤 a.在衬底上形成导体层和围绕所述导体层的电介质层； b.形成覆盖所述导体层和所述电介质层的绝缘层，并在所述绝缘层上形成栅极导体层以及围绕所述栅极导体层的电介质层； c.形成覆盖所述栅极导体层和所述围绕栅极导体层的电介质层的绝缘层； d.蚀刻一垂直穿过所述栅极导体层的具有侧壁的通道，并使该通道的底部停止...

【专利技术属性】
技术研发人员：梁擎擎，钟汇才，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：