【技术实现步骤摘要】
本专利技术涉及晶体管领域，特别涉及一种底部非对称介质隔离的围栅器件及制备方法。
技术介绍
1、随着大规模集成电路的快速发展，晶体管特征尺寸不断微缩。目前在5nm节点及以下，finfets器件存在严重的短沟道效应(sce)与制备工艺挑战，兼容主流后栅工艺的纳米片围栅晶体管(gaafets)可以有效缓解sce，并持续促进晶体管特征尺寸微缩，其沟道结构主要为垂直方向上水平堆叠的纳米片。
2、传统纳米片gaafets采用取代金属栅(rmg)工艺，具有sige/si叠层外延、内侧墙与沟道释放等关键步骤。gaafets底部si衬底一般采用与源漏杂质类型相反的重掺杂阱工艺来抑制源漏与栅极底部的寄生沟道漏电。理想情况下，gaafets的浅沟槽隔离工艺(sti)需将隔离介质回刻至底部sige层与si衬底交界处，即底部sub-fin底部1’与两侧的源漏底部2’齐平，如图1所示。然而纳米片gaafets在制备过程中会出现底部sub-fin的非理想情况，在5nm节点及以下，gaafets衬底重掺杂阱对寄生沟道漏电的抑制能力下降，同时，重掺杂阱与源漏pn结的带带隧穿电流也会使晶体管的漏电流增加。为了克服gaafets的寄生sub-fin、源漏与衬底pn结的漏电问题，采用器件与衬底的底部介质隔离技术来有效抑制漏电，但底部介质隔离同样也带来了明显的散热问题，导致器件自热效应严重，具体的原理是：围栅器件的自热效应是在工作状态下载流子输运过程中产生的晶格热量，同时随着器件栅长减小，驱动电流不断增加，自热效应也更加明显，并且自热效应主要产生于晶体管漏端
3、为此，提出本专利技术。
技术实现思路
1、本专利技术的主要目的在于提供一种底部非对称介质隔离的围栅器件及制备方法，其在围栅器件底部利用绝缘介质形成非对称介质隔离结构，从而增加围栅器件自热效应严重区域的散热路径，并有效抑制底部寄生沟道漏电。
2、为了实现以上目的，本专利技术提供了以下技术方案。
3、本专利技术的第一方面提供了一种底部非对称介质隔离的围栅器件，其包括：
4、衬底；
5、设置于所述衬底上方的纳米片堆栈部；其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；
6、环绕式栅极，其环绕所述纳米片堆栈部；
7、源极和漏极，分别位于所述纳米片堆栈部的相对的两侧；源极与环绕式栅极之间，以及漏极与环绕式栅极之间都设置侧墙；
8、所述纳米片堆栈部与所述衬底之间通过介质层隔离，以及所述源极和所述漏极的其中一个与所述衬底之间通过介质层隔离，另一极与所述衬底之间直接连接。
9、进一步地，所述纳米片为硅材料，所述衬底为硅衬底。
10、进一步地，所述环绕式栅极包括超薄氧化层、高k栅介质层、金属功函数层和金属栅层。
11、进一步地，所述底部非对称介质隔离层为sinx、sio2、sion、sioc、掺杂sinx、掺杂sio2等low-k介质。
12、本专利技术的第二方面提供了一种底部非对称介质隔离的围栅器件的制备方法，该方法可用于制备第一方面的器件，其包括：
13、提供衬底；
14、在所述衬底表面外延生长不同半导体材料交替层叠的超晶格叠层；
15、刻蚀所述超晶格叠层以及所述衬底的部分厚度，形成鳍片；
16、在所述衬底上形成第一介质层，作为鳍片之间的浅沟槽隔离层，将所述第一介质层回刻至所述超晶格叠层与所述衬底的交界处；
17、在所述鳍片上形成假栅，在所述假栅的侧壁上形成沉积第一侧墙；
18、刻蚀鳍片中的超晶格叠层，释放出待形成第一电极的凹槽和待形成第二电极的凹槽；所述第一电极和所述第二电极中的其中一个作为漏极，另一个作为源极；
19、在鳍片中的超晶格叠层的侧壁形成第二侧墙；
20、各向同性沉积氧化层，刻蚀去除待形成第一电极的凹槽的底部的氧化层，得到具有刻蚀衬底通道的裸露衬底凹槽，且保留待形成第二电极的凹槽的底部的氧化层；
21、从所述裸露衬底凹槽处先各向异性刻蚀衬底，再各向同性刻蚀衬底，使所述超晶格叠层下方悬空，形成空腔区，且保持所述待形成第二电极的凹槽仍与衬底连接；
22、填充介质材料，并充满所述空腔区，形成介质层，介质层的上表面与所述超晶格叠层的底表面齐平；
23、去除待形成第二电极的凹槽的底部的氧化层；
24、在待形成第一电极的凹槽和第二电极的凹槽外延半导体材料，分别形成第一电极和第二电极；
25、形成覆盖顶部的第二介质层；
26、去除假栅；
27、刻蚀掉所述超晶格叠层中的部分半导体材料，实现纳米片沟道释放，所述纳米片形成的叠层构成多个导电沟道；
28、形成环绕式栅极，其环绕所述纳米片形成的叠层；
29、填充第三介质层。
30、进一步地，所述超晶格叠层包括硅层和锗硅层的交替层叠，并且所述锗硅层为牺牲层。
31、进一步地，所述形成第二侧墙包括：各向同性刻蚀所述超晶格叠层中的锗硅层，形成内侧墙凹槽；在所述内侧墙凹槽内填充材料，形成第二侧墙。
32、进一步地，利用光刻手段刻蚀去除待形成第一电极的凹槽的底部的氧化层。
33、进一步地，各向同性刻蚀衬底的过程中，采用定时的方式监控刻蚀深度。
34、进一步地，所述充满所述空腔区的步骤包括：
35、填充低k绝缘介质，使得所述空腔区被完全填充，且形成高于假栅的介质层。
36、进一步地，
37、在形成高于假栅的介质层之后，所述去除待形成第二电极的凹槽的底部的氧化层包括：
38、cmp所述介质层，然后各向异性回刻，直至待形成第二电极的凹槽的底部的氧化层被一并去除。
39、进一步地，形成第一电极和第二电极时，在外延半导体材料之后还包括：在900℃以下进行退火处理。
40、进一步地，所述第一侧墙和第二侧墙为氮化硅等low k介质。
41、与现有技术相比，本专利技术达到了以下技术效果：
42、(1)在环栅器件(即围栅器件)底部利用绝缘介质形成非对称介质隔离结构，即在源极、栅极和漏极三个电极的下方与衬底之间的连接结构不同，前两者均为绝缘介质隔离，而漏极直接连接衬底(或后两者均为绝缘介质隔离，而源极直接连接衬底)，从这样既可以有效抑制底部寄生沟道漏电，又可以增加围栅器件自热效应严重区域的散热路径，解决器件自热效应严重的问题。
43、(2)在传统nanosheet-gaafet的制备工艺基础上，稍微改变源漏极的形成工艺流程即可实现非对称介质隔离结构，具体是：先沉积薄氧化物层，接着光刻源极(或漏极)单侧，并各向异性刻蚀氧化物侧墙，露出底部衬底，接着先各向异性、本文档来自技高网...
【技术保护点】
1.一种底部非对称介质隔离的围栅器件，其特征在于，包括：
2.根据权利要求1所述的底部非对称介质隔离的围栅器件，其特征在于，所述纳米片为硅材料，所述衬底为硅衬底。
3.根据权利要求1所述的底部非对称介质隔离的围栅器件，其特征在于，所述环绕式栅极包括超薄氧化层、高K栅介质层、金属功函数层和金属栅层。
4.根据权利要求1所述的底部非对称介质隔离的围栅器件，其特征在于，所述介质层为SiNx、SiO2、SiON、SiOC、掺杂SiNx、掺杂SiO2中的至少一种。
5.一种底部非对称介质隔离的围栅器件的制备方法，其特征在于，包括：
6.根据权利要求5所述的制备方法，其特征在于，利用光刻手段刻蚀去除待形成第一电极的凹槽的底部的氧化层。
7.根据权利要求5所述的制备方法，其特征在于，各向同性刻蚀衬底的过程中，采用定时的方式监控刻蚀深度。
8.根据权利要求5所述的制备方法，其特征在于，所述充满所述空腔区的步骤包括：
9.根据权利要求8所述的制备方法，其特征在于，在形成高于假栅的介质层之后，所述去除待形
10.根据权利要求5所述的制备方法，其特征在于，形成第一电极和第二电极时，在外延半导体材料之后还包括：在900℃以下进行退火处理。
...【技术特征摘要】
1.一种底部非对称介质隔离的围栅器件，其特征在于，包括：
2.根据权利要求1所述的底部非对称介质隔离的围栅器件，其特征在于，所述纳米片为硅材料，所述衬底为硅衬底。
3.根据权利要求1所述的底部非对称介质隔离的围栅器件，其特征在于，所述环绕式栅极包括超薄氧化层、高k栅介质层、金属功函数层和金属栅层。
4.根据权利要求1所述的底部非对称介质隔离的围栅器件，其特征在于，所述介质层为sinx、sio2、sion、sioc、掺杂sinx、掺杂sio2中的至少一种。
5.一种底部非对称介质隔离的围栅器件的制备方法，其特征在于，包括：
...
【专利技术属性】
技术研发人员：殷华湘，曹磊，张青竹，姚佳欣，李庆坤，李葱葱，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。