一种TFT阵列基板及显示器制造技术

本发明专利技术公开了一种薄膜晶体管TFT阵列基板及显示器，所述TFT阵列基板上包括多条横纵交叉的栅线和数据线，以及多个像素单元，所述像素单元包括多个子像素单元，所述子像素单元是由所述横纵交叉的栅线和数据线围设成的，每个所述子像素单元包括TFT和像素电极，针对共用同一根数据线的两列像素单元，任一像素单元内，两两子像素单元使用的栅线不同，且任意两个像素单元内，两两子像素单元使用的栅线不同。由于同一像素单元内的各子像素单元共用一根数据线，且相邻列的子像素单元共用一根数据线，因此，在实现相同分辨率的像素阵列时，所述TFT阵列基板使用的数据线的条数较少，进而降低了制作源极驱动电路工艺的复杂度，同时节约了成本。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种薄膜场效应晶体管(Thin FilmTransistor, TFT)阵列基板及显示器。
技术介绍
TFT 液晶显示器(TFT-Liquid Crystal Display，TFT-LCD)是利用设置在液晶层上电场强度的变化，改变液晶分子的旋转程度，从而控制透光的强弱来显示图像的。通常的，液晶显示面板包括用于对盒成型的彩膜基板和TFT阵列基板以及由这两块基板组成的盒中填充的液晶分子。所述TFT阵列基板上形成有纵横交叉的数据线和栅线，数据线和栅线围设成矩阵形式排列的子像素单元，每个R子像素单元、G子像素单元和B子像素单元构成一个像素单元，每个子像素单元包括TFT开关，其中所述TFT开关包括栅极、源极、漏极和半导体有源层，TFT开关的栅极与栅线相连，源极与数据线相连，漏极与子像素单元中的像素电极相连。如图I所示,为现有的使用单栅线(Normal Gate)技术的TFT阵列基板结构示意图(图I中以分辨率为2*6为例)，水平排列的线是栅线，如Gl、G2 "G6，垂直排列的线是数据线，如D1、D2-D6。与栅线和数据线相连的是TFT开关，其中，与TFT开关的漏极相连的是像素电极，由于像素电极所在的子像素单元可实现的颜色(红R、绿G、蓝B)不同，故在所述像素电极上标明了其所在的子像素单元所能实现的颜色，例如，若在像素电极上标R，则可知该像素电极所在的子像素单元为R子像素单元。TFT阵列基板中，R子像素单元、B子像素单元、G子像素单元沿着数据线条数增加的方向依次循环排列，每一列子像素单元共用一根数据线，每一行子像素单元共用一根栅线，并且构成每一个像素单元的三个子像素单元共用一根栅线，构成每一个像素单元的三个子像素单元使用各不相同的数据线，例如，图I中的像素单元I (虚线框中所示部分)中的3个子像素单元共用栅线G1，实现红颜色的子像素单元使用数据线D1、实现绿颜色的子像素单元使用数据线D2，实现蓝颜色的子像素单元使用数据线D3。此时，使用图I所示的TFT阵列基板结构，若要实现显示分辨率为1366*768的像素，则需要使用数据线的条数为1366*3=4098。在假设每个用于驱动TFT的源极的源集成电路(Source IC)能连接683条数据线时，则需要6个Source IC来实现对该4098条数据线的输出电压值进行控制，然而，上述使用4098条数据线及使用6个source IC造成制作源极驱动电路的工艺复杂度较高，不易实现。为了减少数据线的条数及source IC的使用个数，降低制作源极驱动电路的工艺复杂度，现有技术提出了双栅线(Dual Gate)技术和三栅线(Triple Gate)技术，分别如图2 (图2中以分辨率为2*6为例)和图3 (图3中以分辨率为2*6为例)所示。在图2所示的TFT阵列基板中，R子像素单元、B子像素单元、G子像素单元沿着数据线条数增加的方向依次循环排列，相邻两列的子像素单元素共用一根数据线，构成像素单元的各子像素单元使用不均相同的数据线，以及使用不均相同的栅线，例如，对于图2中所示的P代表的像素单元(虚线框中)，实现红颜色的子像素单元和实现蓝颜色的子像素单元均使用栅线G1、实现绿颜色的子像素单元使用栅线G2。此时，使用图2所示的TFT阵列基板结构，若要实现显示分辨率为1366*768的像素，则需要使用数据线的条数为1366*1. 5=2049。在假设每个用于驱动TFT的源极的源集成电路(Source IC)能连接683条数据线时，需要3个Source IC来实现对该2049条数据线的输出电压值进行控制。在图3所示的TFT阵列基板中，R子像素单元、B子像素单元、G子像素单元沿着栅线条数增加的方向依次循环排列，任一像素单元中的3个子像素单元使用均不相同的栅线，构成任一像素单元的3个子像素单元共用一根数据线。例如，对于图3中所示的P代表像素单元(虚线框中)，实现红颜色的子像素单元使用栅线G1、实现绿颜色的子像素单元使用栅线G2、实现蓝颜色的子像素单元使用栅线G3、所述像素单元中的各子像素单元使用相同的数据线Dl。此时，使用图3所示的TFT阵列基板结构，若要实现显示分别率为1366*768的像素，则需要使用数据线的条数为1366*1=1366。在假设每个用于驱动TFT的源极的源集成电路(Source IC)能连接683条数据线时，则需要2个Source IC来实现对该1366条数据线的输出电压值进行控制。利用上述Dual Gate技术和Triple Gate技术尽管相对于上述Normal Gate技术在实现显示相同分辨率的像素时，使用数据线的条数及source IC的个数减少了，然而，在追求液晶显示器的高分辨率的情况下，使用上述Dual Gate技术和Triple Gate技术制作高分辨率的液晶显示器中的阵列基板仍存在使用条数据线条数及source IC的数量较多的问题，使得制作源极驱动电路的工艺复杂度较高，不易实现。
技术实现思路
本专利技术实施例提供了一种阵列基板及显示器，以解决现有技术中的阵列基板存在的使用数据线条数较多而导致的制作源极驱动电路的工艺复杂度较高，不易实现的问题。一种TFT阵列基板，所述TFT阵列基板上包括多条横纵交叉的栅线和数据线，以及多个像素单元，所述像素单元包括多个子像素单元，所述子像素单元是由所述横纵交叉的栅线和数据线围设成的，每个所述子像素单元包括TFT和像素电极；针对共用同一根数据线的两列像素单元，任一像素单元内，两两子像素单元使用的栅线不同，且任意两个像素单元内，两两子像素单元使用的栅线不同，所述两列像素单元中的任意一列像素单元包含至少一个像素单元。所述像素单元包括R子像素单元、G子像素单元和B子像素单元，使用相同栅线的两个R子像素单元位于同一行，使用相同栅线的两个G子像素单元位于同一行，使用相同栅线的两个B子像素单元位于同一行。一种显示器，所述显示器包括上述TFT阵列基板。本专利技术实施例中，由于同一像素单元的各子像素单元共用一根数据线，且相邻列的子像素单元共用一根数据线，使得TFT阵列基板在实现显示相同分辨率的像素时，使用的数据线的条数较少，相应的，Source IC的使用数量也随之减少，因此，降低了制作源极驱动电路的工艺复杂度。附图说明图I
技术介绍
中使用Normal Gate技术的TFT阵列基板结构示意图
技术介绍
中使用Dual Gate技术的TFT阵列基板结构示意图；图3为
技术介绍
中使用Triple Gate技术的TFT阵列基板结构示意图；图4为本专利技术实施例一提供TFT阵列基板的结构示意图；图5为本专利技术实施例一提供TFT阵列基板的结构示意图；图6为本专利技术实施例一提供TFT阵列基板的结构示意图；图7为本专利技术实施例一提供TFT阵列基板的结构示意图。具体实施例方式下面结合附图对本专利技术实施例提供的技术方案进行描述。实施例一如图4所示，为本专利技术实施例一提供的TFT阵列基板结构示意图。TFT阵列基板400上形成有横纵交叉的栅线40(图4中对不同的栅线用G1、G2.....G2n(n=l、2、3.......)进行区分)和数据线41 (图4中对不同的数据线用D1、D2.....Dm (m=l、2、3.......)进行区分)，所述栅线本文档来自技高网...

【技术保护点】
一种薄膜晶体管TFT阵列基板，其特征在于，所述TFT阵列基板上包括多条栅线和多条数据线，以及多个像素单元，所述像素单元包括多个子像素单元，所述子像素单元是由所述横纵交叉的栅线和数据线围设成的，每个所述子像素单元包括TFT和像素电极；针对共用同一根数据线的两列像素单元，任一像素单元内，两两子像素单元使用的栅线不同，且任意两个像素单元内，两两子像素单元使用的栅线不同，所述两列像素单元中的任意一列像素单元包含至少一个像素单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：闫岩，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：