一种双电感结构，包括一基板、一第一电感组件、一第二电感组件及一接地组件。基板具有一走线层与一接地层。第一电感组件设置于走线层并具有相连的一第一导体与一第二导体。一第二电感组件设置于走线层并具有相连的一第三导体与一第四导体，第四导体邻近于第二导体。一接地组件，设置于接地层并具有相连的一第一接地部与一第二接地部。第一接地部位于接地层对应于第一导体与第三导体之间的区域，至少部份的第二接地部位于接地层对应于第一导体与第二导体之间的区域，且至少部份的第二接地部位于接地层对应于第三导体与第四导体之间的区域。
【技术实现步骤摘要】
本专利技术是有关于一种电感结构，且特别是有关于一种双电感结构。
技术介绍
随着无线通讯产业蓬勃发展，通讯商品不断被研究开发，如何使电子商品得 以小型化以相对提高可移植性，成为众所追求的目标之一，因此，许多通讯商品 中的被动组件采用集成电路予以实现，例如是电阻、电容、电感等。集成后的被 动组件应用于电子装置时，可以节省电子装置的空间。请同时参照图1A及图1B,图1A绘示传统的微小型带通滤波器的结构示意 图，图1B绘示图1A的微小型带通滤波器的等效电路图。如图1A所示，微小型 带通滤波器100包括导体102、导体104、导体106、导体108及导体110，导体 102及导体104相隔一间距Wl。微小型带通滤波器100具有输入端口 P0RT1及 输出端口 PORT2。请同时参照图1A及1B，导体102可由电感Ll等效之，导体 104可由电感L2等效之。导体106由电容C1等效之，导体108由电容C2等效 之，导体110由Cp等效之。输入端口 P0RT1对应于等效电路的输入端口 Pl, 输出端口 PORT2对应于等效电路的输出端口 P2。电感L1与电感L2具有互感效 应，间距Wl越小互感效应会越明显，而使得电感Ll与电感L2之间的互感值增 加。若电子装置中所应用的电感组件需要较小的互感值，同时需要保持电感Ll 与电感L2的自身电感值，则需增加间距W1。如此，虽然可获得较小的互感值， 但相对地却使得电路布局的面积增加，而占据更大的电子装置的空间。于此，如 何有效的降低微小型带通滤波器的大小以节省电子装置的空间，乃成为重要研究 方向之一。
技术实现思路
本专利技术有关于一种双电感结构，可减少组件的尺寸以节省电子装置的内部空4间，而使电子装置更容易达到轻薄短小的需求。根据本专利技术，提出一种双电感结构，包括一基板、 一第一电感组件、 一第二 电感组件及一接地组件。基板具有一走线层与一接地层。第一电感组件设置于走 线层并具有相连的一第一导体与一第二导体。 一第二电感组件设置于走线层并具 有相连的一第三导体与一第四导体，第四导体邻近于第二导体。 一接地组件，设 置于接地层并具有相连的 一第 一接地部与 一第二接地部。第 一接地部位于接地层 对应于第 一导体与第三导体之间的区域，至少部份的第二接地部位于接地层对应 于第 一导体与第二导体之间的区域，且至少部份的第二接地部位于接地层对应于 第三导体与第四导体之间的区域。为让本专利技术的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细i兌明如下附图说明图1A绘示乃一种微小型带通滤波器的结构示意图。图1B绘示乃图1的微小型带通滤波器的等效电路图。图2绘示乃依照本专利技术的一实施例的双电感结构的示意图。图3绘示图2的双电感结构的俯视图。图4绘示图3的第一电感组件与第二电感组件的示意图。图5绘示图3的接地组件的示意图。图6绘示图2的双电感结构的等效电路图。图7绘示乃本专利技术的双电感结构的另一实施例。图8A绘示乃本专利技术的另 一实施例的双电感结构应用于孩i小型带通滤波器的 结构示意图。图8B绘示图8A的微小型带通滤波器的等效电路图。图8C绘示图8A与图1A的微小型带通滤波器的插入损失的仿真结果图。图9绘示乃本专利技术的双电感结构的更另一实施例。主要组件符号说明 10、 IOA、 10B:双电感结构12、 14、 16:区域 30、 30A:基板 302:走线层 304:接地层50、 50A、 50B:第一电感组件 502、 502A、 502B:第一导体 504、 504A:第二导体 506:第五导体52、 52A、 52B:第二电感组件522、 522A、 522B、第三导体524、 524A:第四导体526:第六导体70、 70B:接地部72、 72B:第一接地部722: —端74、 74B:第二接地部742、 742A:第二接地部的一部份75A:接地组件的延伸部76B:第三接地部100:微小型带通滤波器102、 104、 106、 108、 110、 802、 804、 806:导体 808、 810:插入损失的曲线 1002:第一导体的一部份 1004:第三导体的一部份具体实施方式本专利技术提出一种双电感结构，包括一基板、 一第一电感组件、 一第二电感组 件及一接地组件。基板具有一走线层与一接地层。第一电感组件设置于走线层并具有相连的一第一导体与一第二导体。 一第二电感组件设置于走线层并具有相连 的一第三导体与一第四导体，第四导体邻近于第二导体。 一接地组件，设置于接 地层并具有相连的 一第 一接地部与 一第二接地部。第 一接地部位于接地层对应于 第 一导体与第三导体之间的区域，至少部份的第二接地部位于接地层对应于第一 导体与第二导体之间的区域，且至少部份的第二接地部位于接地层对应于第三导 体与第四导体之间的区域。请参照图2，其绘示本专利技术一实施例的双电感结构的示意图。双电感结构10 包括基板30、第一电感组件50、第二电感组件52及接地组件70。基板30具有 走线层302及接地层304。第一电感组件50设置于基板30的走线层302上。第 二电感组件52设置于基板30的走线层302上。接地组件70则设置于接地层304, 接地组件70具有第 一接地部72与第二接地部74 ，第 一接地部72与第二接地部 74相连接。请参照图3，其绘示图2的双电感结构的俯视图。请同时参考图2及图3， 第一电感组件50具有第一导体502及第二导体504，第一导体502与第二导体 504相连接。第二电感组件52具有第三导体522及第四导体524,第三导体522 与第四导体524相连接，且第四导体524相邻于第二导体504。第一接地部72 位于接地层304对应于第一导体502与第三导体522之间的区域Fl。第二接地 部74的至少一部份位于接地层304对应于第一导体502与第二导体504之间的 区域Q1，以及第三导体522与第四导体524之间的区域Q2。请同时参照图3、图4及图5，图4绘示图3的第一电感组件50与第二电感 组件52的示意图。图5绘示图3的接地组件70的示意图。第一电感组件50的 第 一导体502与第二导体504及第二电感组件52的第三导体522与第四导体524, 实质上条状结构并设置于基板30的走线层302上，第一导体502与第三导体522 相对，第二导体504与第四导体524相对。较佳地，第一导体502实质上与第三 导体522平行，第二导体504实质上与第四导体524平行。本实施例的第一导体 至第四导体502、 504、 522、及524以条状结构为例作说明，然本专利技术不限于此， 例如是第一导体或第三导体亦可螺旋状结构及任意形状的结构。第一接地部72实质上条状结构并位于接地层304对应于第一导体502与第 三导体522之间的区域Fl 。第二接地部74实质上为环型结构并位于接地层304 对应于第二导体502与第四导体522之间的区域F2。如图3所示，第二接地部74的一部份742位于接地层304对应于第一导体502及第二导体504之间的区 域Ql及对应于第三导体522及第四导体524之间的区域Q2,且相连接于第一 接地部72的一端722。接地组件70设置于基板30的接地层304上，接地组件70使双电感本文档来自技高网...
【技术保护点】
一种双电感结构，包括： 一基板，具有一走线层与一接地层； 一第一电感组件，设置于该走线层，该第一电感结构具有相连的一第一导体与一第二导体； 一第二电感组件，设置于该走线层，具有相连的一第三导体与一第四导体，该第四导体邻近于 该第二导体；以及 一接地组件，设置于该接地层，该接地组件具有相连的一第一接地部与一第二接地部，该第一接地部位于该接地层对应于该第一导体与该第三导体之间的区域，至少部份的该第二接地部位于该接地层对应于该第一导体与该第二导体之间的区域，且 至少部份的该第二接地部位于该接地层对应于第三导体与该第四导体之间的区域。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：徐膺杰，李宝男，陈纪翰，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。