本发明专利技术是关于一种优化的射频集成电路电感结构，具体为一种采用ＣＭＯＳ兼容ＭＥＭＳ工艺优化片上平面螺旋电感性能的结构。其包括：多层金属互连结构和悬浮结构。各金属层螺旋导线分别位于对应介质层间，其互连结构通过插塞采用多层金属并联（或串并联）形式构成，这样就可以在低频带范围改善电感性能。悬浮结构是依据金属螺旋形状在其螺旋面中间和外围两个部位（或仅中间部位）进行刻蚀各介质层和硅衬底而形成的结构，这样就减小了寄生电容的影响，扩展了电感的工作频带，以及大幅度提高了在高频带范围内的性能。
【技术实现步骤摘要】
本专利技术涉及集成电路的电感，尤其涉及射频集成电路电感结构。
技术介绍
20世纪90年代以来，无线通信系统的集成度越来越高，人们普遍采用硅工艺制作 单片射频集成电路。电感是射频芯片上的重要元件，其品质因数直接决定了芯片的整体性 能。采用CMOS标准工艺将电感集成于硅集成电路，可以很容易地实现射频无源器件与CMOS 电路的兼容，但由于硅衬底的寄生效应，尽管采用了很多的CMOS工艺相关改善技术，如PGS 衬底屏蔽技术、PN结衬底隔离技术等，得到的电感值和品质因数均非常有限，往往只是较小 程度改善低频带范围的性能，不利于系统整体性能的提高。微机械(MEMS)技术的发展为硅射频集成电路提供了新的解决方案，已经成为射 频电路和器件研究的一个重要领域。由于采用牺牲层、深刻蚀等工艺，硅微机械平面螺旋电 感可以有效控制集成电路中的各种寄生效应，明显提高电感的性能，人们已经研制出不同 结构、不同制作方法的微机械电感。电感的性能主要用品质因数(Q)和谐振频率(fSK)来衡量，降低电感寄生电容能够 提高电感的Q和fSK，由于目前用CMOS标准工艺制作出的电感寄生电容较大，导致其高频性 能需要进一步提高。
技术实现思路
本专利技术解决的问题是提供射频集成电路电感结构，以提高射频集成电路电感的高 频性能，同时也提高其低频性能，构成宽频带优化的高性能电感。本专利技术所提供的射频集成电路电感结构包括衬底及位于衬底上的多个介质层，还 包括多层金属互连结构和一个悬浮结构；其中悬浮结构是依据金属螺旋形状在其螺旋面中 间部位进行刻蚀各介质层和硅衬底而形成的结构。可选的，所述悬浮结构还依据金属螺旋形状在其螺旋面外围进行刻蚀各介质层和 硅衬底形成。可选的，所述多层金属互连线结构金属互连线的连接方式为并联方式或串并联结 合的形式。由于采用了上述技术方案，与现有技术相比，本专利技术具有以下优点1、悬浮结构是刻蚀硅衬底而形成的结构，这样就减小了寄生电容的影响，扩展了 电感的工作频带，以及大幅度提高了在高频带范围内的性能。2、金属互连结构通过插塞采用多层金属并联或串并联结合形式构成，这样就可以 在低频带范围改善电感性能。附图说明图1所绘示为本专利技术的一实施例的电感结构的俯视图。图2所绘示为沿着图1中的A-A，剖面线的剖面图。图3所绘示为图1的电感结构的顶层金属的俯视图。图4所绘示为图1的电感结构的除顶层金属外的各下层金属的俯视图。图5所绘示为本专利技术的另一实施例的电感结构(差分结构)的顶层金属的俯视 图。图6所绘示为本专利技术的另一实施例的电感结构(差分结构)的除顶层金属外的各下层金属的俯视图。主要元件符号说明101、201、201a、201b、201c 螺旋导线；100 衬底；102、104、106、108、204、206、 208 介质层；103、103a、103b、103c、105、105a、105b、105c、107、109、lll、113、203、203a、 203b、203c、205、205a、205b、205c、211、213 导电层；115、115a、115b、115c、117、117a、 117b、117c、119、121、215、215a、215b、215c、217、217a、217b、217c 导电插塞群。具体实施例方式本专利技术的目的是为克服已有技术的不足之处(即CMOS技术对电感在高频带改善 能力不足)，提出一种宽频带范围优化性能的片上电感结构，即采用微机械体加工技术在硅 衬底上形成多层金属互连线悬浮结构，可制作出与CMOS工艺完全兼容同时保证电路性能 的片上电感。本实施例中电感具体包括一个多层金属互连结构和一个悬浮结构。各金属层 螺旋导线分别位于对应介质层间，其互连结构通过插塞采用多层金属并联或串并联结合形 式构成。悬浮结构是依据金属螺旋形状在其螺旋面中间和外围两个部位(或仅中间部位) 进行各向异性刻蚀各介质层和各向同性刻蚀硅衬底而形成的结构。下面结合附图对本专利技术的具体实施方式做详细的说明。图1是采用CMOS兼容MEMS深刻蚀工艺进行宽频带优化性能的多层金属互连线悬 浮电感元件的平面示意图，而图2是沿图1中A-A'线的剖面示意图。在图2中，多层金属互连线悬浮电感元件包括镶嵌于对应介质层中的多层金属互 连结构和悬浮结构，其中介质层以双端固支梁形式悬浮于衬底100上。衬底100中可包含各种不同的元件，例如MOS晶体管、MOS变容管、电阻及其他常 见的半导体元件。此处为了简化图式，仅以一局部衬底表示。在本实施例中，各介质层包括 依序设置于衬底100上的介质层102、104、106和108。介质层102、104、106和108可包括 氧化硅层、氮化硅层或其他低K介质层。螺旋导线101镶嵌于介质层108内，具有多数匝，例如3. 5匝。螺旋导线101的螺 旋形状可为方形、六角形、八角形、圆形等。此处以圆形作为范例说明。互连结构位于螺旋 导线101下方的介质层104和106内且连接到螺旋导线101和导电层113，其包括多数导电 层 103、103a、103b、103c、105、105a、105b、105c、107 和 109 以及多数导电插塞群 115、115a、 115b、115c、117、117a、117b、117c、119 和 121。导电层 103、103a、103b、103c 和 107 设置于 介质层106内，而导电层105、105a、105b、105c和109设置于介质层104内。导电层103、 103a、103b、103c和107与导电层105、105a、105b、105c和109彼此重叠且分开。导电插塞 群 115、115a、115b、115c和 121 设置于导电层 103、103a、103b、103c、107 与螺旋导线 101、导 电层113之间，而导电插塞群117、117a、117b、117c和119设置于导电层103、103a、103b、103c、107与导电层105、105a、105b、105c、109之间，以电性连接螺旋导线101、导电层113、 103、103a、103b、103c、105、105a、105b、105c、107和109。所有金属层和插塞群的材料可包 括铜、铝或其合金。螺旋导线101和导电层111、113的厚度大于导电层103、103a、103b、 103c、105、105a、105b、105c、107、109的任意一层，而各金属层的线宽一致。螺旋导线101、 导电层 111、113 和介质层 108，如图 3 所示。导电层 103、103a、103b、103c、105、105a、105b、 105c、107、109和介质层104、106，如图4所示。在图1所示中，介质层的悬浮结构经定位而刻蚀形成，其中空位置边缘与螺旋导 线101最内圈内边缘的间距5um，外围位置边缘与螺旋导线101最外圈外边缘的间距同 样5um，悬浮的介质层两端的固支梁长度30um，方便对介质层和衬底进行刻蚀，固支梁宽度 40um,以抵制悬浮结构的断裂和保持其机械稳定性。这些规格依据工艺水平和器件可靠性 考量而确定。对衬底的深刻蚀主要采用各向同性刻蚀技术，刻蚀深度以保证器件性能和可 靠性满足要求为前提。 在上述实施例中，多层本文档来自技高网...
【技术保护点】
一种射频集成电路电感结构，包括：衬底、金属螺旋电感、位于衬底上的多层介质层，其特征在于，还包括多层金属互连结构和一个悬浮结构；其中悬浮结构是依据金属螺旋形状在其螺旋面中间部位进行刻蚀各介质层和硅衬底而形成的结构。
【技术特征摘要】
【专利技术属性】
技术研发人员：贾孟军，吴文政，程玉华，
申请(专利权)人：上海北京大学微电子研究院，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。