半导体封装装置及其制造方法制造方法及图纸

本公开涉及一种半导体封装装置。所述半导体封装装置包含衬底、波导组件、封装体、第一介电层、天线图案以及天线馈电层。所述波导组件位于所述衬底上。所述封装体位于所述衬底上且囊封所述波导组件。所述第一介电层位于所述封装体上且具有第一表面及邻近于所述封装体且与所述第一表面相对的第二表面。所述天线图案位于所述第一介电层的所述第一表面上。所述天线馈电层位于所述第一介电层的所述第二表面上。

Semiconductor Packaging Device and Its Manufacturing Method

The present disclosure relates to a semiconductor packaging device. The semiconductor packaging device comprises a substrate, a waveguide assembly, a package body, a first dielectric layer, an antenna pattern and an antenna feed layer. The waveguide assembly is located on the substrate. The encapsulation body is on the substrate and encapsulates the waveguide assembly. The first dielectric layer is located on the package and has a first surface and a second surface adjacent to the package and opposite to the first surface. The antenna pattern is located on the first surface of the first dielectric layer. The antenna feed layer is located on the second surface of the first dielectric layer.

【技术实现步骤摘要】
半导体封装装置及其制造方法
本公开涉及一种半导体封装装置及一种制造其的方法，且更具体地说，涉及一种包含图案的半导体封装装置以及一种制造其的方法。
技术介绍
例如蜂窝电话等无线通信装置通常包含用于发射及接收射频(RF)信号的天线。类似地，无线通信装置包含各自安置在电路板的不同部分上的天线及通信模块。根据类似的方法，单独地制造天线及通信模块，并在将天线及通信模块放置在电路板上之后将其电连接到一起。因此，两组件可能带来单独的制造成本。此外，可能难以缩减无线通信装置的大小以达成合适紧凑型产品设计。另外，天线与通信模块之间的RF信号发射路径可能较长，由此降低在天线与通信模块之间发射的信号的质量。
技术实现思路
根据本公开的一些实施例，一种半导体封装装置包含衬底、波导组件、封装体、介电层、天线图案以及天线馈电层。波导组件位于衬底上且包含耦合元件。封装体位于衬底上且囊封波导组件。介电层位于封装体上且具有第一表面及邻近于封装体且与第一表面相对的第二表面。天线图案位于介电层的第一表面上。天线馈电层位于介电层的第二表面上。根据本公开的一些实施例，波导组件包含第一介电块、第一导电触点、耦合元件以及金属板。第一介电块具有顶部表面、与顶部表面相对的底部表面以及在顶部表面与底部表面之间延伸的侧表面。第一导电触点位于第一介电块的底部表面上。耦合元件位于第一介电块的顶部表面上且与第一导电触点相对。金属板环绕第一介电块的侧表面。附图说明图1A说明根据本公开的一些实施例的半导体封装装置的横截面视图。图1B说明根据本公开的一些实施例的波导组件的横截面视图。图1C说明根据本公开的一些实施例的波导组件的俯视图。图1D说明根据本公开的一些实施例的波导组件的横截面视图。图2说明根据本公开的一些实施例的半导体封装装置的横截面视图。图3说明根据本公开的一些实施例的半导体封装装置的横截面视图。图4说明根据本公开的一些实施例的半导体封装装置的横截面视图。图5A、图5B、图5C以及图5D说明根据本公开的一些实施例的半导体制造方法。图6A及图6B说明根据本公开的一些实施例的半导体制造方法。图7A及图7B说明根据本公开的一些实施例的半导体制造方法。贯穿图式及详细描述使用共同参考数字来指示相同或相似组件。根据以下结合附图作出的详细描述，本公开将会更清楚。具体实施方式图1A说明根据本公开的一些实施例的半导体封装装置1的横截面视图。半导体封装装置1包含衬底10、波导组件11、封装体12、电子组件13a、13b、介电层(例如，第一介电层)14、天线15以及粘着层17。衬底10可以是例如印刷电路板，例如纸质铜箔层合物、复合铜箔层合物，或聚合物浸渍的玻璃纤维类铜箔层合物。衬底10可包含互连结构(或电连接件)10r，例如重布层(RDL)或接地元件。在一些实施例中，接地元件是从衬底10的侧表面暴露的通路。在一些实施例中，接地元件是从衬底10的侧表面暴露的金属层。在一些实施例中，接地元件是从衬底10的侧表面暴露的金属迹线。衬底10可包含相对表面101及102。在一些实施例中，衬底10的表面101被称作顶部表面或第一表面，且衬底10的表面102被称作底部表面或第二表面。电子组件13a、13b安置在衬底10的表面101上。电子组件13a可以是有源电子组件，例如集成电路(IC)芯片或裸片。电子组件13b可以是无源电子组件，例如电容器、电阻器或电感器。每一电子组件13a、13b可电连接到一或多个其它电子组件且可电连接到衬底10(例如，电连接到RDL)，且电连接可借助于倒装芯片或导线结合技术达到。波导组件11安置在衬底10的表面101上。波导组件11通过互连结构10r电连接到电子组件13a以从电子组件13a接收信号或将信号发射到电子组件13a。如图1B中所展示，波导组件11包含介电块11d、导电触点11a、耦合元件11c以及金属板11m。介电块11d具有顶部表面111、与顶部表面111相对的底部表面112以及在顶部表面111与底部表面112之间延伸的侧表面113。导电触点11a安置在介电块11d的底部表面112上且通过互连结构10r电连接到电子组件13a。在一些实施例中，电子组件13a通过穿过金属板11m的开口的位于衬底10上的迹线电连接到波导组件的导电触点11a。金属板11m环绕介电块11d的侧表面113。在一些实施例中，金属板11m的折射率小于介电块11d的折射率，且因此当电磁波在波导组件11内发射时，全内反射出现在介电块11d与金属板11m之间的边界处。因此，电磁波可在波导组件11内发射，而不会衰减。耦合元件11c安置在介电块11d的顶部表面111上。如说明波导组件11的俯视图的图1C中所展示，耦合元件11c包含导电触点11c1、耦合图案11c2以及将导电触点11c1电连接到耦合图案11c2的导电线11c3。导电触点11c1安置在介电块11d的顶部表面111的位置处，所述位置对应于导电触点11a的位置或与导电触点11a的位置对准。导电触点11c1经布置以将信号发射到导电触点11a或从导电触点11a接收信号。耦合图案11c2安置在介电块11d的顶部表面111上且邻近于导电触点11c1。耦合图案11c2通过导电线11c3电连接到导电触点11c1。耦合图案11c2耦合到天线15的馈电层(例如，天线馈电层)15f(包含第一部分15f1及第二部分15f2)以将信号发射到天线15或从天线15接收信号。在一些实施例中，耦合图案11c2取决于设计规范而经塑形为正方形、圆形、螺旋形或任何其它合适的形状。在一些实施例中，耦合图案11c2及导电触点11c1定位于同一平面处或沿着同一平面定位(例如，耦合图案11c2与导电触点11c1基本上共面)。在其它实施例中，耦合图案11c2及导电触点11c1定位于不同平面处或沿着不同平面定位(例如，耦合图案11c2与导电触点11c1不共面)。如图1D中所展示，在一些实施例中，波导组件11′包含安置在金属板11m及介电块11d上的额外介电块21d。导电触点11c1′安置在介电块11d上且耦合图案11c2′安置在介电块21d上。导电触点11c1′通过导电线11c3′电连接到耦合图案11c2′。在一些实施例中，导电线11c3′是贯穿通路。在一些实施例中，波导组件11′可包含环绕金属板11m的介电层(例如，第二介电层)21d1。返回参考图1A，封装体12安置在衬底10的表面101上且囊封波导组件11及电子组件13a、13b。在一些实施例中，封装体12包含：环氧树脂，其包含填料；封装材料(例如，环氧封装材料或其它封装材料)；聚酰亚胺；酚化合物或材料；包含其中分散有硅酮的材料；或其组合。介电层14安置在封装体12上。在一些实施例中，介电层14通过粘着层17附接到封装体12。介电层14可包含但不限于封装材料或预浸复合纤维(例如，预浸体)。封装材料的实例可包含但不限于包含其中分散有填料的环氧树脂。预浸体的实例可包含但不限于通过堆叠或层合许多(或多种)预浸材料及/或薄片而形成的多层结构。天线15包含介电层14的顶部表面141上的天线图案15a及介电层14的底部表面142上的馈电层15f。天线15是或包含导电材料，例如金属或金属合金。导电材料的实例包含金(Au)、银(Ag)、铝本文档来自技高网...

【技术保护点】
1.一种半导体封装装置，其包括：衬底；波导组件，其位于所述衬底上；封装体，其位于所述衬底上且囊封所述波导组件；第一介电层，其位于所述封装体上且具有第一表面及邻近于所述封装体且与所述第一表面相对的第二表面；天线图案，其位于所述第一介电层的所述第一表面上；以及天线馈电层，其位于所述第一介电层的所述第二表面上。

【技术特征摘要】
2017.05.23 US 15/603,3141.一种半导体封装装置，其包括：衬底；波导组件，其位于所述衬底上；封装体，其位于所述衬底上且囊封所述波导组件；第一介电层，其位于所述封装体上且具有第一表面及邻近于所述封装体且与所述第一表面相对的第二表面；天线图案，其位于所述第一介电层的所述第一表面上；以及天线馈电层，其位于所述第一介电层的所述第二表面上。2.根据权利要求1所述的半导体封装装置，其中所述波导组件包括：第一介电块，其具有顶部表面、与所述顶部表面相对的底部表面以及在所述顶部表面与所述底部表面之间延伸的侧表面；耦合元件，其位于所述第一介电块的所述顶部表面上；第一导电触点，其位于所述第一介电块的所述底部表面上且经定位成对应于所述耦合元件；以及金属板，其环绕所述第一介电块的所述侧表面且连接到所述衬底。3.根据权利要求2所述的半导体封装装置，其中所述波导组件进一步包括环绕所述金属板的第二介电层。4.根据权利要求2所述的半导体封装装置，其中所述波导组件的所述耦合元件包括第二导电触点、耦合图案以及连接所述第二导电触点与所述耦合图案的导电线。5.根据权利要求4所述的半导体封装装置，其中所述第二导电触点、所述耦合图案以及所述导电线安置在所述第一介电块的所述顶部表面上。6.根据权利要求4所述的半导体封装装置，其进一步包括安置在所述第一介电块的所述顶部表面及所述金属板上的第二介电块，其中：所述第二导电触点安置在所述第一介电块的所述顶部表面上，且所述耦合图案安置在所述第二介电块上且通过所述导电线连接到所述第二导电触点。7.根据权利要求2所述的半导体封装装置，其进一步包括：电连接件，其在所述衬底内；以及电子组件，其安置在所述衬底上且通过所述衬底内的所述电连接件而电连接到所述波导组件的所述第一导电触点。8.根据权利要求2所述的半导体封装装置，其进一步包括：电子组件，其安置在所述衬底上且通过位于所述衬底上的迹线电连接到所述波导组件的所述第一导电触点。9.根据权利要求1所述的半...

【专利技术属性】
技术研发人员：廖国宪，陈子康，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71