半导体器件封装及其制造方法技术

半导体器件封装包括基板、第一电子部件、第一和第二导电接垫、第一框架板、包封层和导电层。基板具有第一表面和与第一表面相对的第二表面。第一电子部件、第一和第二导电接垫以及第一框架板位于基板的第一表面上。第一框架板围绕第一电子部件并且包括第一导电通孔和第二电子部件。包封层包封第一电子部件和第一框架板。导电层位于第一框架板和包封层上。第一导电通孔电连接到第二导电接垫和导电层，并且第二电子部件电连接到第一导电接垫。

【技术实现步骤摘要】
半导体器件封装及其制造方法
本专利技术涉及半导体器件封装及其制造方法。更具体地，本专利技术涉及一种包括框架板(frameboard)的半导体器件封装。
技术介绍
在半导体器件封装中，电磁干扰(EMI)屏蔽形成在包封层上。可以在包封层中形成导电通孔，以将半导体器件封装的基板电连接到EMI屏蔽。可以使用激光钻孔、蚀刻或机械钻孔技术来形成导电通孔。然而，孔径比(apertureratio)、过蚀刻、和失准(misalignment)可能不利地影响屏蔽效果。
技术实现思路
在一些实施例中，根据一态样，一种半导体器件封装，其包含一基板、一第一电子部件、第一及第二导电接垫、一第一框架板、一包封层、及一导电层。该基板具有一第一表面和与该第一表面相对的一第二表面。该第一电子部件、该等第一及第二导电接垫、该第一框架板在该基板的该第一表面上。该第一框架板围绕该第一电子部件及包含一第一导电通孔和一第二电子部件。该包封层包封该第一电子部件和该第一框架板。该导电层在该第一框架板和该包封层上。该第一导电通孔电连接到该第二导电接垫和该导电层，且该第二电子部件电连接到该第一导电接垫。在一些实施例中，根据一态样，一种半导体器件封装，其包含一基板、一第一电子部件、一第一导电接垫、一第二导电接垫、一框架板、一包封层、及一导电层。该基板具有一顶表面。该第一电子部件、该第一导电接垫、及该第二导电接垫在该基板的该顶表面上。该框架板围绕该第一电子部件，及该框架板包含直接在该第一导电接垫上的一第一导电柱、直接在该第二导电接垫上的一第二导电柱、及直接在该第一导电柱和该第二导电柱上的一第二电子部件。该包封层包封该第一电子部件和该框架板。该导电层在该框架板和该包封层上。在一些实施例中，根据一态样，一种半导体器件封装，其包含一基板、一第一电子部件、一第一导电接垫、一第二导电接垫、一框架板、一包封层、及一导电层。该基板具有一顶表面。该第一电子部件、该第一导电接垫、及该第二导电接垫在该基板的该顶表面上。该框架板界定一空腔，且该框架板包含在该第一导电接垫上的一第一导电柱、在该第二导电接垫上的一第二导电柱、及一第二电子部件。该第一电子部件设置在该空腔中，且该第二电子部件包括直接在该第一导电柱上的一第一端和直接在该第二导电柱上的一第二端。该包封层填充该空腔且包封该第一电子部件。该导电层在该框架板和该包封层上。在一些实施例中，根据一态样，揭示一种用于制造半导体器件封装的方法，该方法包含：1)提供包括一第一表面、与该第一表面相对的一第二表面的一基板，一第一导电接垫在该基板的该第一表面上且一第二导电接垫在该基板的该第一表面上；2)将该第一电子部件附接到该基板的该第一表面；3)将一框架板放置在该第一导电接垫和该第二导电接垫上以围绕该第一电子部件；4)通过一包封层封装该第一电子部件和该框架板；5)移除一部分的该包封层以暴露该框架板；以及6)在该框架板和该包封层上形成一导电层。附图说明图1绘示根据本专利技术的一些实施例的半导体器件封装的上视图。图2绘示根据本专利技术的一些实施例的半导体器件封装的截面图。图3绘示根据本专利技术的一些实施例的半导体器件封装的截面图。图4绘示根据本专利技术的一些实施例的半导体器件封装的截面图。图5A、图5B、图5C、图5D、图5E、图5F及图5G绘示根据本专利技术的一些实施例的用于制造半导体器件封装的方法。具体实施方式贯穿图式及详细描述使用共同参考数字以指示相同或类似元件。本专利技术的实施例将从结合附图进行的以下详细描述更显而易见。空间说明，诸如「上面」、「下面」、「上」、「左」、「右」、「下」、「顶」、「底」、「垂直」、「水平」、「侧边」、「较高」、「较低」、「较上」、「较下」、「上方」、「下方」等等，皆说明关于一确定组件或组件群组、或一组件或组件群组之一确定平面，以用于如相关图式中所示之组件定向。应理解，此处所使用之空间说明仅用于图解说明之目的，且此处说明之结构之具体实施可以任何定向或方式作空间安置，本专利技术之实施例之优点并不为这种安置所偏离。图1是根据本专利技术的一些实施例的半导体器件封装1的上视图。半导体器件封装1包括一基板10、电子部件11,13及16、及框架板12。基板10可包括例如但不限于印刷电路板。基板10可包括用于电连接的导电迹线、通孔和接垫(图1中未示出)。电子部件11和16可包括主动部件(例如，控制器或集成电路(IC))、被动部件(例如，电阻器、电感器或电容器)或其他部件。电子部件11和16设置在基板10上。电子部件11和16设置在基板10的中心附近和基板10的中心区域。可以设想，半导体器件封装1包括图1中未示出在基板10上的额外电子部件以形成包括电子部件11和16的电路。导电接垫103,104和106设置在基板10上。导电接垫106设置在基板10的周边区域上，并且围绕导电接垫103和104。导电接垫106的尺寸(例如，直径或宽度)大于导电接垫103和104的尺寸，例如是至少大约1.1倍，或者至少大约1.3倍，或至少大约1.5倍。导电接垫106接地。导电接垫103电连接到基板10上的电路；例如，导电接垫103可电连接到电子部件11和16。接地的导电接垫106可增强经由导电接垫103所传输信号的EMI保护。导电接垫103,104和106可被认为是基板10的部分。框架板12可包括例如但不限于印刷电路板。框架板12设置在基板10上，且具有对应于且暴露基板10的中心区域的通孔或空腔，电子部件11和16设置在基板10的中心区域上。框架板12设置在基板10的周边区域上。框架板12围绕在基板10上的电路，其可包括电子部件11和16。框架板12包括电子部件13。电子部件13内嵌于框架板12中。电子部件13集成在框架板12中。电子部件13可以是被动部件；例如，电子部件13中的至少一个可以是电阻器、电感器或电容器。电子部件13与基板10上的电子部件11和16可一起形成半导体器件封装1的电路。可以设想，电子部件13或多或少可集成到框架板12中以提供相对紧凑的电路设计而无需扩大基板10的表面面积。图1中省略了框架板12的某些部件以不模糊基板10上的部件。图2是根据本专利技术的一些实施例横跨线AA'的半导体器件封装1的横截面图。基板10具有第一表面101(例如，顶表面)和与第一表面101相对的第二表面102(例如，底表面)。电子部件11和电子部件16设置在基板10的第一表面101上。导电接垫103,104和106设置在基板10的第一表面101上。框架板12界定对应于基板10的中心区域的空腔，电子部件11和16设置在基板10的中心区域上。半导体器件封装1包括包封层14和导电层15。框架板12由包封层14包封。框架板12所界定的空腔由包封层14填充。电子部件11和16也被包封层14包封。导电层15设置在框架板12和包封层14上。框架板12具有表面124(例如，顶表面)和与表面124相对的表面125(例如，底表面)。框架板12包括导电通孔121,122,123,126，及127。电子部件13内嵌于框架板12中。每个导电通孔121,122,123,126或127可以是导电柱。导电通孔121电连接到导电接垫103。在一些实施例中，导电通孔121可直接在导电接垫103上且与导电接垫103接触。导电本文档来自技高网...

【技术保护点】
一种半导体器件封装，其包含：一基板，其具有一第一表面和与该第一表面相对的一第二表面；一第一电子部件，其在该基板的该第一表面上；一第一导电接垫，其在该基板的该第一表面上；一第二导电接垫，其在该基板的该第一表面上；一第一框架板，其在该基板的该第一表面上并围绕该第一电子部件，该第一框架板包含一第一导电通孔和一第二电子部件；一包封层，其包封该第一电子部件和该第一框架板；及一导电层，其在该第一框架板和该包封层上，其中该第一导电通孔电连接到该第二导电接垫和该导电层，且该第二电子部件电连接到该第一导电接垫。

【技术特征摘要】
2016.10.25 US 15/334,2301.一种半导体器件封装，其包含：一基板，其具有一第一表面和与该第一表面相对的一第二表面；一第一电子部件，其在该基板的该第一表面上；一第一导电接垫，其在该基板的该第一表面上；一第二导电接垫，其在该基板的该第一表面上；一第一框架板，其在该基板的该第一表面上并围绕该第一电子部件，该第一框架板包含一第一导电通孔和一第二电子部件；一包封层，其包封该第一电子部件和该第一框架板；及一导电层，其在该第一框架板和该包封层上，其中该第一导电通孔电连接到该第二导电接垫和该导电层，且该第二电子部件电连接到该第一导电接垫。2.根据权利要求1所述的半导体器件封装，其进一步包含在该基板的该第一表面上的复数个第三导电接垫，其中该等第三导电接垫围绕该第一导电接垫。3.根据权利要求2所述的半导体器件封装，其中该等第三导电接垫围绕该第二导电接垫。4.根据权利要求2所述的半导体器件封装，其中每个第三导电接垫的尺寸大于该第一导电接垫的尺寸。5.根据权利要求1所述的半导体器件封装，其中该第一框架板界定一空腔，并且该第一电子部件设置在该空腔中。6.根据权利要求5所述的半导体器件封装，其进一步包含在该基板的该第一表面上的一第三电子部件，其中该第三电子部件设置在该空腔外部并且被该包封层包封。7.根据权利要求6所述的半导体器件封装，其进一步包含在该基板的该第一表面上的一第二框架板并且围绕该第三电子部件，其中该第二框架板包含一第二导电通孔和一第四电子部件。8.根据权利要求1所述的半导体器件封装，其中该第一框架板还包含一第二导电通孔，并且该第二电子部件通过该第二导电通孔电连接到该第一导电接垫。9.根据权利要求8所述的半导体器件封装，其中该第二电子部件电连接在该第一导电通孔和该第二导电通孔之间。10.根据权利要求1所述的半导体器件封装，其进一步包含在该基板的该第二表面上的一第三电子部件和在该基板的该第二表面的一周边区域上围绕该第三电子部件的的复数个互连结构。11.根据权利要求1所述的半导体器件封装，其中该第一框架板包含一顶表面和与该顶表面相对的一底表面，并且该第一导电通孔从该顶表面暴露以电连接到该导电层，并且从该底表面暴露以电连接到该第二导电接垫。1...

【专利技术属性】
技术研发人员：姚志升，李焕文，李昱志，李威弦，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71