半导体存储器及其制造方法技术

本发明专利技术提供一种半导体存储器及其制造方法，包括：半导体结构，包含一半导体衬底，其形成有字线隔离线、位线金属以及电容触点，位线金属与电容触点位于字线隔离线两侧；去除字线隔离线的一上层部分，形成凹槽；于半导体结构表面形成电容支撑底层，并同时于凹槽中填充保护衬垫；于电容支撑底层表面形成电容牺牲层；于电容牺牲层及电容支撑底层中形成与电容触点对应的电容孔；及于电容孔中制作电容器。本发明专利技术既可以避免位线金属露出而导致损坏；同时可以避免在制作电容器时，电容器的金属电极的填充而造成位线金属及电容触点之间短路的缺陷，保证存储器的良率，并提高存储器的性能。

【技术实现步骤摘要】
半导体存储器及其制造方法
本专利技术属于半导体制造领域，特别是涉及一种半导体存储器及其制造方法。
技术介绍
现有的一种半导体存储器的制造方法如图1～图4所示。首先，如图1所示，提供一半导体结构，包括：一半导体衬底101，所述半导体衬底內形成有字线122，所述半导体衬底上设置有位线隔离线105、电容触点104以及对准在所述字线且位于所述位线隔离线105与所述电容触点104之间的字线隔离线102，所述位线隔离线105覆盖在所述半导体衬底上的位线金属103，所述电容触点104与所述半导体衬底101之间包含有第一连接结构，所述第一连接结构包括依次层叠于所述半导体衬底101上方的多晶硅层123、导电层124以及金属粘附层125，所述位线金属103与所述半导体衬底101之间包含有第二连接结构，所述第二连接结构包括依次层叠于所述半导体衬底101上方的多晶硅层123以及金属粘附层125，所述字线122包含栅极120以及栅电容牺牲层121，所述栅电容牺牲层121的两侧为有源区126，另外，所述半导体衬底中还形成有沟道隔离结构(STI)106，所述沟道隔离结构(STI)106上具有氮化硅隔层127。然后，如图2所示，于所述半导体结构表面形成电容支撑底层107及电容牺牲层108；接着，如图3所示，基于光刻工艺及刻蚀工艺于所述电容牺牲层108及电容支撑底层107中形成电容孔109及111，其中，所述电容孔包括未与所述电容触点对准的第一电容孔109，以及与所述电容触点对准的第二电容孔111。随着线宽的不断缩小，光刻工艺及刻蚀工艺可能会存在对准困难的问题，导致所述电容孔不能完全于所述电容触点，或者，由于所述电容孔具有非常高的深宽比，在刻蚀的过程中，也可能会存在偏移的风险，而显露出下方的所述字线隔离线102，在制作电容孔的过程中，所述字线隔离线102顶部的绝缘层较容易被去除而露出所述位线金属103，如图3及图4所示的电容孔109。所述字线隔离线102顶部的绝缘层被去除而露出所述位线金属103，会造成以下问题：第一，所述位线金属103露出，容易对位线金属103造成破坏；第二，由于所述字线隔离线102顶部的绝缘层被去除形成一凹槽110，在制作电容器的过程中，电容器的金属电极会填充于该凹槽110中，而造成所述位线金属103及电容触点104之间短路，导致器件严重的漏电或直接失效。基于以上所述，提供一种可以有效防止位线金属及电容触点之间的字线隔离线顶部的绝缘层被去除而导致位线金属损坏，以及导致位线金属及电容触点之间短路的半导体存储器及其制造方法实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体存储器及其制造方法，用于解决现有技术中位线金属及电容触点之间字线隔离线顶部的绝缘层被去除而导致位线金属损坏，以及导致位线金属及电容触点之间短路的问题。为实现上述目的及其他相关目的，一种半导体存储器的制造方法，所述制造方法包括：1)提供一半导体结构，包括：半导体衬底，其內形成有字线，所述半导体衬底上设置有位线隔离线、电容触点以及对准在所述字线且位于所述位线隔离线与所述电容触点之间的字线隔离线，所述位线隔离线覆盖在所述半导体衬底上的位线金属；2)去除所述字线隔离线的一上层部分，以形成凹槽，所述凹槽由所述电容触点的上表面形成的平面往内凹入并显露所述电容触点的侧边；3)于所述半导体结构上形成电容支撑底层，并同时于所述凹槽中填充保护衬垫；4)于所述电容支撑底层上形成电容牺牲层；5)于所述电容牺牲层中形成与所述电容触点对应的电容孔，所述电容孔更贯穿所述电容支撑底层，以连通至所述电容触点；以及6)于所述电容孔中制作电容器，藉由所述保护衬垫的隔离，所述保护衬垫相对抗蚀于所述电容牺牲层且埋入式隔离在所述电容器的下电极和所述位线金属之间，使所述电容器的所述下电极不接触至在所述位线隔离线下的所述位线金属。优选地，步骤5)中，采用光刻工艺及刻蚀工艺于所述电容牺牲层及所述电容支撑底层中刻蚀出所述电容孔，当在所述光刻工艺及刻蚀工艺中所述电容孔未完全与所述电容触点对准，所述保护衬垫显露于所述电容孔中，所述保护衬垫用以保护所述字线隔离线，并保持所述位线金属与所述电容触点之间绝缘。优选地，步骤5)中，所述保护衬垫显露于所述电容孔中时，所述保护衬垫的上表面被刻蚀而呈U形包覆所述电容触点的侧边以及所述位线隔离线的侧边，所述U形内的空间用于填充所述电容器的下电极。优选地，所述保护衬垫包含氮化硅衬垫。优选地，所述电容支撑底层的厚度范围在20～40纳米(nm)之间，所述电容牺牲层的厚度范围在1000～1400纳米(nm)之间，所述电容孔的孔径范围在25～30纳米(nm)之间。优选地，所述凹槽的深度不大于所述位线隔离线的厚度，以避免所述位线金属显露于所述凹槽中而造成损伤。优选地，步骤2)中所述凹槽包含沟槽及槽孔所组成的群组中的一种或两种组合，所述位线金属呈波浪形延伸，所述电容触点呈六方阵列排布。优选地，所述字线隔离线的材料包含二氧化硅，步骤2)中，采用干法刻蚀去除所述字线隔离线的一上层部分，所述干法刻蚀采用的气源包括反应气体及惰性气体，所述反应气体包括氯化硼(BCl3)、氯气(Cl2)、氟化碳(CF4)所组成的群组中的一种或多种，所述惰性气体包括氩气(Ar)，所述干法刻蚀选用的气压范围在10～20毫托(mTorr)之间。优选地，所述电容牺牲层的中间和顶面分别还形成有电容支撑中间层和电容支撑顶层，步骤6)包括：6-1)于所述电容孔的底部及侧壁形成下电极，且所述下电极与所述电容触点的上表面连接，所述下电极更下沉延伸到所述电容触点的侧边及所述保护衬垫的表面；6-2)去除所述电容牺牲层，以显露所述下电极的外表面；6-3)于所述下电极的内表面及外表面形成电容介质；6-4)于所述电容介质表面形成上电极；以及6-5)于所述上电极的上表面形成导电层，以引出所述上电极。本专利技术还提供一种半导体存储器，包括：半导体结构，包括：半导体衬底，其內形成有字线，所述半导体衬底上设置有位线隔离线、电容触点以及对准在所述字线且位于所述位线隔离线与所述电容触点之间的字线隔离线，所述位线隔离线覆盖在所述半导体衬底上的位线金属，由所述字线隔离线的一上层部分去除而成凹槽；电容支撑底层，形成于所述半导体结构表面，与所述电容支撑底层相同材料的保护衬垫填充于所述凹槽中；以及电容器，制作于所述电容触点上，所述电容器包括下电极、电容介质及上电极，所述电容支撑底层具有电容贯穿孔，所述下电极经由所述电容贯穿孔连接到所述电容触点的上表面；藉由所述保护衬垫的隔离，所述保护衬垫埋入式隔离在所述电容器的下电极和所述位线金属之间，所述电容器的下电极不接触至在所述位线隔离线下的所述位线金属。优选地，所述电容贯穿孔未完全与所述电容触点对准，所述保护衬垫显露于所述电容贯穿孔中，所述保护衬垫用以保护所述字线隔离线，并保持所述位线金属与所述电容触点之间绝缘。优选地，所述保护衬垫显露于所述电容贯穿孔中，所述保护衬垫的上表面呈U形包覆所述电容触点的侧边以及所述位线隔离线的侧边，所述U形内的空间填充所述电容器的所述下电极。优选地，所述保护衬垫包含氮化硅衬垫。优选地，所述电容支撑底层的厚度范围在20～40纳米(nm)之间，所述电容孔的贯穿孔本文档来自技高网...

【技术保护点】
一种半导体存储器的制造方法，其特征在于，所述制造方法包括：1)提供一半导体结构，包括：半导体衬底，其內形成有字线，所述半导体衬底上设置有位线隔离线、电容触点以及对准在所述字线且位于所述位线隔离线与所述电容触点之间的字线隔离线，所述位线隔离线覆盖在所述半导体衬底上的位线金属；2)去除所述字线隔离线的一上层部分，以形成凹槽，所述凹槽由所述电容触点的上表面形成的平面往内凹入并显露所述电容触点的侧边；3)于所述半导体结构上形成电容支撑底层，并同时于所述凹槽中填充保护衬垫；4)于所述电容支撑底层上形成电容牺牲层；5)于所述电容牺牲层中形成与所述电容触点对应的电容孔，所述电容孔更贯穿所述电容支撑底层，以连通至所述电容触点；以及6)于所述电容孔中制作电容器，藉由所述保护衬垫的隔离，所述保护衬垫相对抗蚀于所述电容牺牲层且埋入式隔离在所述电容器的下电极和所述位线金属之间，使所述电容器的所述下电极不接触至在所述位线隔离线下的所述位线金属。

【技术特征摘要】
1.一种半导体存储器的制造方法，其特征在于，所述制造方法包括：1)提供一半导体结构，包括：半导体衬底，其內形成有字线，所述半导体衬底上设置有位线隔离线、电容触点以及对准在所述字线且位于所述位线隔离线与所述电容触点之间的字线隔离线，所述位线隔离线覆盖在所述半导体衬底上的位线金属；2)去除所述字线隔离线的一上层部分，以形成凹槽，所述凹槽由所述电容触点的上表面形成的平面往内凹入并显露所述电容触点的侧边；3)于所述半导体结构上形成电容支撑底层，并同时于所述凹槽中填充保护衬垫；4)于所述电容支撑底层上形成电容牺牲层；5)于所述电容牺牲层中形成与所述电容触点对应的电容孔，所述电容孔更贯穿所述电容支撑底层，以连通至所述电容触点；以及6)于所述电容孔中制作电容器，藉由所述保护衬垫的隔离，所述保护衬垫相对抗蚀于所述电容牺牲层且埋入式隔离在所述电容器的下电极和所述位线金属之间，使所述电容器的所述下电极不接触至在所述位线隔离线下的所述位线金属。2.根据权利要求1所述的半导体存储器的制造方法，其特征在于：步骤5)中，采用光刻工艺及刻蚀工艺于所述电容牺牲层及所述电容支撑底层中刻蚀出所述电容孔，当在所述光刻工艺及刻蚀工艺中所述电容孔未完全与所述电容触点对准，所述保护衬垫显露于所述电容孔中，所述保护衬垫用以保护所述字线隔离线，并保持所述位线金属与所述电容触点之间绝缘。3.根据权利要求2所述的半导体存储器的制造方法，其特征在于：步骤5)中，所述保护衬垫显露于所述电容孔中时，所述保护衬垫的上表面被刻蚀而呈U形包覆所述电容触点的侧边以及所述位线隔离线的侧边，所述U形内的空间用于填充所述电容器的下电极。4.根据权利要求1所述的半导体存储器的制造方法，其特征在于：所述保护衬垫包含氮化硅衬垫。5.根据权利要求1所述的半导体存储器的制造方法，其特征在于：所述电容支撑底层的厚度范围在20～40纳米(nm)之间，所述电容牺牲层的厚度范围在1000～1400纳米(nm)之间，所述电容孔的孔径范围在25～30纳米(nm)之间。6.根据权利要求1所述的半导体存储器的制造方法，其特征在于：所述凹槽的深度不大于所述位线隔离线的厚度，以避免所述位线金属显露于所述凹槽中而造成损伤。7.根据权利要求1所述的半导体存储器的制造方法，其特征在于：步骤2)中所述凹槽包含沟槽及槽孔所组成的群组中的一种或两种组合，所述位线金属呈波浪形延伸，所述电容触点呈六方阵列排布。8.根据权利要求1所述的半导体存储器的制造方法，其特征在于：所述字线隔离线(202)的材料包含二氧化硅，步骤2)中，采用干法刻蚀去除所述字线隔离线的一上层部分，所述干法刻蚀采用的气源包括反应气体及惰性气体，所述反应气体包括氯化硼(BCl3)、氯气(...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34