晶体管及其形成方法技术

本发明专利技术提供一种晶体管及其形成方法。所述晶体管的形成方法包括：在半导体衬底上形成栅极结构；在栅极结构露出的、位于源/漏区位置的半导体衬底中形成开口；在所述开口的底部和侧壁中覆盖应力材料，以形成掺杂有防扩散材料的第一应力层；继续向开口进行填充所述应力材料，以形成掺杂有源/漏区掺杂离子的第二应力层。所述晶体管，包括：半导体衬底；位于所述半导体衬底上的栅极结构；形成于所述栅极结构露出的半导体衬底中的开口；覆盖于所述开口的底部和侧壁的第一应力层，所述第一应力层中掺杂有防扩散材料；填充于所述开口中的第二应力层，所述第二应力层掺杂有源/漏区掺杂离子。本发明专利技术能够降低晶体管的漏电流。

【技术实现步骤摘要】
晶体管及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种晶体管及其形成方法。
技术介绍
晶体管作为最基本的半导体器件目前正被广泛应用，随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短；然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高晶体管沟道区的应力，以提高载流子迁移，进而提高晶体管的驱动电流，减少晶体管中的漏电流。现有技术提高晶体管沟道区的应力的方法为，在晶体管的源/漏区形成应力层，其中，PMOS晶体管的应力层的材料为硅锗（SiGe），硅和硅锗之间因晶格失配形成的压应力，从而提高PMOS晶体管的性能；NMOS晶体管的应力层的材料为碳化硅（SiC），硅和碳化硅之间因晶格失配形成的拉应力，从而提高NMOS晶体管的性能。现有技术具有应力层的晶体管形成过程的剖面结构示意图，如图1至图3所示，包括：请参考图1，提供半导体衬底10，在所述半导体衬底10表面形成栅极结构11。所述栅极结构11包括：所述半导体衬底10表面的栅介质层14，所述栅介质层14表面的栅电极层15，以及所述栅电极层15两侧的半导体衬底10表面的侧墙16。请参考图2，在所述栅极结构11两侧的半导体衬底10内形成开口12。所述开口12为西格玛（Σ，sigma）形，即所述开口12的侧壁与半导体衬底10的表面构成西格玛形，所述开口12侧壁上的顶角向所述栅极结构11下方的半导体衬底10内延伸。请参考图3，在所述开口12内形成应力层13，所述应力层13的材料为硅锗或碳化硅，并对所述应力层13进行离子掺杂以形成源区和漏区。然而，以现有技术形成的晶体管的短沟道效应比较明显，有较大的漏电流。更多具有应力层的晶体管请参考公开号为US2011256681A1的美国专利文件。但是所述美国专利也未能解决上述技术问题。
技术实现思路
本专利技术解决的问题是提供一种晶体管及其形成方法，以降低晶体管的漏电流。为解决上述问题，本专利技术提供一种晶体管的形成方法，包括：在半导体衬底上形成栅极结构；在栅极结构露出的、位于源/漏区位置的半导体衬底中形成开口；在所述开口的底部和侧壁中覆盖应力材料，以形成掺杂有防扩散材料的第一应力层；继续向开口进行填充所述应力材料，以形成掺杂有源/漏区掺杂离子的第二应力层。相应地，本专利技术还提供一种晶体管，包括：半导体衬底；位于所述半导体衬底上的栅极结构；形成于所述栅极结构露出的半导体衬底中的开口；覆盖于所述开口的底部和侧壁的第一应力层，所述第一应力层中掺杂有防扩散材料；填充于所述开口中的第二应力层，所述第二应力层掺杂有源/漏区掺杂离子。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的晶体管的形成方法中，通过两次工艺形成所述应力层，并在形成第一应力层时，在第一应力层中掺入防扩散材料，所述防扩散材料可以防止掺杂离子的扩散，从而减弱晶体管工作时应力层中的掺杂离子的扩散问题，进而降低了晶体管的漏电流；本专利技术提供的晶体管中，第一应力层中的防扩散材料能够有效地抑制第二应力层中掺杂离子的扩散，第二应力层中的掺杂离子难以扩散至沟道区，可防止晶体管漏电流增大的问题，减弱了晶体管的短沟道效应。附图说明图1至图3是现有技术晶体管形成方法的剖面结构示意图；图4至图8为本专利技术晶体管形成方法一实施例的剖面结构示意图。具体实施方式在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，所述示意图只是示例，其在此不应限制本专利技术保护的范围。为了解决现有技术的问题，本专利技术的专利技术人对现有技术的晶体管进行了分析和研究，发现源漏区应力层中的掺杂离子容易发生扩散，从而造成了短沟道效应，提高了晶体管的漏电流。相应地，本专利技术提供了一种晶体管的形成方法，通过两次工艺形成所述应力层，并在形成第一应力层时，在第一应力层中掺入防扩散材料，所述防扩散采用可以防止掺杂离子的扩散，从而减弱晶体管工作时应力层中的掺杂离子的扩散问题，进而降低了晶体管的漏电流。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的实施例做详细的说明。图4至图8示出了本专利技术晶体管形成方法一实施例的剖面结构示意图。本实施例以PMOS为例进行说明，但是本专利技术对此不作限制。如图4所示，提供半导体衬底100，在所述半导体衬底100表面形成栅极结构101。所述半导体衬底100用于后续工艺的工艺平台，还用于和后续形成的应力层相配合，基于晶格失配而形成拉应力或压应力。本实施例中，所述半导体衬底100为硅衬底，具体地，所述半导体衬底100为单晶硅或绝缘体上硅，但是本专利技术对半导体衬底100的材料不做限制。本实施例中，所述半导体衬底100表面的晶面为（100），使便于后续通过湿法刻蚀形成的开口侧壁与半导体衬底100表面形成西格玛形，但是本专利技术对开口是否为西格玛形不做限制，因此相应地，对半导体衬底100表面的晶面也不做限制。在半导体衬底100表面形成栅极结构101。具体地，所述栅极结构101包括：位于所述半导体衬底100表面的栅介质层103，位于所述栅介质层103表面的栅电极层104，以及位于所述栅电极层104两侧的半导体衬底100表面的侧墙102。所述栅电极层104的材料为多晶硅或金属。当所述栅电极层104的材料为多晶硅时，所述栅介质层103的材料可以是氧化硅、氮化硅或氮氧化硅；当所述栅电极层104的材料为铝或铜等的金属时，所述栅介质层104为高K介质材料，所述高K介质材料包括：氧化铪或氧化铝等介质材料。所述侧墙102的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种。形成栅极结构101的方法与现有技术相同在此不再赘述。如图5所示，在栅极结构101露出的、位于源/漏区位置的半导体衬底100中形成开口105。本实施例中，所述开口105的侧壁与半导体衬底100的表面构成西格玛（Σ，sigma）形，所述Σ形开口105中间的顶角向所述栅极结构101下方的半导体衬底100内延伸，使后续在所述开口105内形成的应力层之间的距离较小，则后续形成的应力层施加于栅极结构101下方的沟道区的应力较大，从而提高晶体管的性能提高。需要说明的是，在形成开口之前，还在所述栅电极层104表面形成掩膜层（图未示），所述掩膜层用于形成开口的干法刻蚀和湿法刻蚀过程中，避免刻蚀过程对所述栅电极层104造成损伤；所述掩膜层在后续工艺形成应力层之后被去除。具体地，所述掩膜层的材料为氮化硅、氮化钛、氮化铊、氮化钨、氧化铝中的一种或多种组合。在本实施例中，形成开口105的工艺包括以下步骤：以所述栅极结构101为掩膜，采用干法刻蚀在所述半导体衬底100内形成侧壁与半导体衬底100表面垂直的第一开口（未示出）；在干法刻蚀后，采用湿法刻蚀所述第一开口，使所述第一开口侧壁上的顶角向栅极结构101下方的半导体衬底100内延伸，形成西格玛形的开口105。所述干法刻蚀为各向异性的干法刻蚀，刻蚀气体可以是为氯气、溴化氢或氯气和溴化氢的混合气体。所述湿法刻蚀为各向异性的湿法刻蚀，本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，其特征在于，包括：在半导体衬底上形成栅极结构；在栅极结构露出的、位于源/漏区位置的半导体衬底中形成开口；在所述开口的底部和侧壁中覆盖应力材料，以形成掺杂有防扩散材料的第一应力层；继续向开口进行填充所述应力材料，以形成掺杂有源/漏区掺杂离子的第二应力层。

【技术特征摘要】
1.一种晶体管的形成方法，其特征在于，包括：在半导体衬底上形成栅极结构；在栅极结构露出的、位于源/漏区位置的半导体衬底中形成开口；在所述开口的底部和侧壁中覆盖应力材料，以形成掺杂有防扩散材料的第一应力层，所述防扩散材料为氮，所述第一应力层为掺杂有氮的硅锗；继续向开口进行填充所述应力材料，以形成掺杂有源/漏区掺杂离子的第二应力层。2.如权利要求1所述的晶体管的形成方法，其特征在于，所述源/漏区掺杂离子为硼或磷。3.如权利要求1所述的晶体管的形成方法，其特征在于，形成第一应力层的步骤包括：通过外延方式形成所述第一应力层。4.如权利要求3所述的晶体管的形成方法，其特征在于，形成第一应力层的方法包括：在含氮的气体环境中外延形成所述硅锗。5.如权利要求4所述的晶体管的形成方法，其特征在于，向所述第一应力层中掺杂的氮的浓度位于1E18～3E19原子/立方厘米的范围内。6.如权利要求3所述的晶体管的形成方法，其特征在于，形成第一应力层的方法包括：在所述开口的底部和侧壁中外延形成硅锗层，之后对所述硅锗层进行氮的离子注入，以形成第一应力层。7.如权利要求6所述的晶体管的形成方法，其特征在于，通过氮离子对所述硅锗层进行离子注入，其中氮离子注入的能量位于0.5K至3K电子伏的范围内，掺杂剂量位于1E13～1E14原子/平方厘米的范围内，掺杂角度位于0～40°的范围内。8.如权利要求1所述的晶体管的形成方法，其特征在于，形...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：