半导体器件制造技术

本发明专利技术提供一种能够提高元件的耐性的半导体器件。实施方式的半导体器件具备：第1半导体层；第2半导体层；第3半导体层，具有第1半导体区域和第2半导体区域沿着相对第1半导体层与第2半导体层的层叠方向垂直的第1方向交替排列的构造；第4半导体层，具有第3半导体区域和第4半导体区域沿着第1方向交替排列的构造；以及第5半导体层，设置于所述第3半导体区域上以及所述第4半导体区域上。第2半导体区域中包含的杂质元素的浓度高于第1半导体区域中包含的杂质元素的浓度。第3半导体区域中包含的杂质元素的浓度高于第4半导体区域中包含的杂质元素的浓度。第3半导体层和第4半导体层的界面与第5半导体层的下端之间的第1长度比界面与第2半导体层的上端之间的第2长度长。

【技术实现步骤摘要】
半导体器件关联申请本申请享受以日本专利申请2012 - 205048号(申请日:2012年9月18日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的所有内容。
本专利技术的实施方式涉及半导体器件。
技术介绍
受电力电子
中的电源机器对小型化、高性能化的要求，在以IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极晶体管)元件为代表的电力用半导体器件中，与高耐压化、大电流化一起，还关注针对低损失化、高破坏耐量化、高速化的性能改盡口 ο但是,在IGBT元件中，如果通过双极性动作从集电极侧向元件内注入了空穴(孔)，则有时在元件内部产生负性电阻，从而元件的耐性降低。
技术实现思路
本专利技术想要解决的课题在于提供一种能够提高元件的耐性的半导体器件。实施方式提供一种半导体器件，其特征在于，具备:第I导电类型的第I半导体层；第2导电类型的第2半导体层，设置于所述第I半导体层之上；第3半导体层，设置于所述第2半导体层之上，并且具有第I导电类型的第I半导体区域和第2导电类型的第2半导体区域沿着相对所述第I半导体层与所述第2半导体层的层叠方向垂直的第I方向交替排列的构造；第4半导体层，设置于所述第3半导体层之上，并且具有第I导电类型的第3半导体区域和第2导电类型的第4半导体区域沿着所述第I方向交替排列的构造；第I导电类型的第5半导体层，设置于所述第4半导体层之上；第2导电类型的第6半导体层，设置于所述第5半导体层之上；第I电极，隔着绝缘膜而与所述第6半导体层、所述第5半导体层以及所述第4半导体区域相接；第2电极，与所述第6半导体层连接；以及第3电极，与所述第I半导体层连接。所述第2半导体区域中包含的杂质元素的浓度高于所述第I半导体区域中包含的杂质元素的浓度。所述第3半导体区域中包含的杂质元素的浓度高于所述第4半导体区域中包含的杂质元素的浓度。所述第2半导体层的上端与所述第3半导体层和所述第4半导体层的界面之间的第I长度比所述界面与所述第5半导体层的下端之间的第2长度短。【附图说明】图1是第I实施方式的半导体器件的示意图，图(a)是剖面示意图，图(b)是平面示意图。图2是说明第I参考例的半导体器件的漂移层内的电场的图，图(a)是半导体器件的剖面示意图，图(b)是示出半导体器件的漂移层内的位置与电场的关系的图。图3是说明第2参考例的半导体器件的漂移层内的电场的图，图(a)是半导体器件的剖面示意图，图(b)是示出半导体器件的漂移层内的位置与电场的关系的图。图4是示出第I以及第2参考例的半导体器件的电压电流特性的图。图5是说明第I实施方式的半导体器件的超级结构造内的电场的图，图(a)是半导体器件的剖面示意图，图(b)是示出半导体器件的超级结构造内的位置与电场的关系的图。图6是说明第3参考例的半导体器件的超级结构造内的电场的图，图(a)是半导体器件的剖面示意图，图(b)是示出半导体器件的超级结构造内的位置与电场的关系的图。图7是说明第I实施方式的变形例的半导体器件的超级结构造内的电场的图，图(a)是半导体器件的剖面示意图，图(b)是示出半导体器件的超级结构造内的位置与电场的关系的图。图8是示出第I实施方式以及第2参考例的半导体器件的电压电流特性的图。图9是第2实施方式的半导体器件的示意图，图(a)是剖面示意图，图(b)是平面示意图。(符号说明)1、2、100、200、300:半导体器件；10:集电极层；11:缓冲层；llu:上端；12、13、52、53:半导体层;12n、12p、13n、13p、52n、52p、53n、53p:半导体区域；15:界面；16:漂移层；20:基极层；20d:下端；21:发射极层；22:源极层；25:p+形半导体层；30:栅电极；31:栅极绝缘膜；35:层间绝缘膜；40:发射极电极；41:集电极电极。【具体实施方式】以下，参照附图，说明实施方式。在以下的说明中，对同一部件附加同一符号，对于说明过一次的部件，适当地省略其说明。(第I实施方式)图1是第I实施方式的半导体器件的示意图，图(a)是剖面示意图，图(b)是平面示意图。在图1 (a)中，示出了沿着图1 (b)的A — A线的位置处的剖面。在图1 (b)中，示出了沿着图1 (a)的B — B线的位置处的剖面。第I实施方式的半导体器件I是上下电极构造的IGBT(Insulated Gate BipolarTransistor)兀件。在半导体器件I中，在P+形(第I导电类型)的集电极层10 (第I半导体层)上设置了 n+形(第2导电类型)的缓冲层11 (第2半导体层)。在缓冲层11上，设置了半导体层12 (第3半导体层)。在半导体层12上，设置了半导体层13 (第4半导体层)。半导体层12具有超级结构造。在半导体层12中，P形(第I导电类型)的半导体层区域12p (第I半导体区域)和η形(第2导电类型)的半导体层区域12η (第2半导体区域)沿着相对集电极层10和缓冲层11的层叠方向(Ζ方向)垂直的第I方向(Y方向)交替排列。半导体层区域12ρ的形状以及半导体层区域12η的形状在图1 (a)所例示的剖面中是柱状。半导体层区域12p和半导体层区域12η在X方向上延伸。半导体层区域12ρ以及半导体层区域12η与缓冲层11相接。半导体层区域12ρ以及半导体层区域12η的X方向的各自的宽度相同。半导体层13具有超级结构造。在半导体层13中，P形的半导体层区域13p (第3半导体区域)和η形的半导体层区域13η (第4半导体区域)沿着相对上述层叠方向(Ζ方向)垂直的第I方向(Y方向)交替排列。半导体层区域12ρ与半导体层区域13ρ连接。半导体层区域12η与半导体层区域13η连接。半导体层区域13ρ的形状以及半导体层区域13η的形状在图1 (a)所例示的剖面中是柱状。半导体层区域13p和半导体层区域13η在X方向上延伸。半导体层区域13ρ以及半导体层区域13η的X方向的各自的宽度相同。另外，在半导体器件I中，在半导体层区域13ρ上以及半导体层区域13η上，设置了 P形的基极层20 (第5半导体层)。在基极层20上，设置了 η形的发射极层21 (第6半导体层)。另外，在基极层20上，设置了与发射极层21相接的P+形半导体层25。对于P+形半导体层25，也可以称为去孔层。另外，在半导体器件I中，栅电极30 (第I电极)隔着栅极绝缘膜31而与发射极层21、基极层20以及半导体层区域13η的各个相接。在图1 (a)所示的剖面中，栅电极30在Z方向上延伸。即，半导体器件I具备沟槽栅构造的栅电极30。另外，栅电极30除了 Z方向以外还在X方向延伸。对于栅电极，除了沟槽栅构造以外，也可以设为平面(planer)构造。另外，在半导体器件I中，对发射极层21以及P+形半导体层25连接了发射极电极40。在发射极电极40与栅极绝缘膜31之间，设置了层间绝缘膜35。对集电极层10连接了集电极电极41 (第3电极)。集电极层10、缓冲层11、半导体层12、半导体层13、基极层20、发射极层21以及p+形半导体层25各自的主成分例如是硅(Si)。半导体层12、13既可以是外延层，也可以是离子注入层。栅电极30的主成分是多晶本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具备：第1导电类型的第1半导体层；第2导电类型的第2半导体层，设置于所述第1半导体层之上；第3半导体层，设置于所述第2半导体层之上，并且具有第1导电类型的第1半导体区域和第2导电类型的第2半导体区域沿着相对所述第1半导体层与所述第2半导体层的层叠方向垂直的第1方向交替排列的构造；第4半导体层，设置于所述第3半导体层之上，并且具有第1导电类型的第3半导体区域和第2导电类型的第4半导体区域沿着所述第1方向交替排列的构造；第1导电类型的第5半导体层，设置于所述第4半导体层之上；第2导电类型的第6半导体层，设置于所述第5半导体层之上；第1电极，隔着绝缘膜而与所述第6半导体层、所述第5半导体层以及所述第4半导体区域相接；第2电极，与所述第6半导体层连接；以及第3电极，与所述第1半导体层连接，所述第1半导体区域与所述第3半导体区域连接，所述第2半导体区域与所述第4半导体区域连接，所述第2半导体区域中包含的杂质元素的浓度高于所述第1半导体区域中包含的杂质元素的浓度，所述第3半导体区域中包含的杂质元素的浓度高于所述第4半导体区域中包含的杂质元素的浓度，所述第2半导体层的上端与所述第3半导体层和所述第4半导体层的界面之间的第1长度比所述界面与所述第5半导体层的下端之间的第2长度短。...

【技术特征摘要】
2012.09.18 JP 2012-2050481.一种半导体器件，其特征在于，具备: 第1导电类型的第1半导体层； 第2导电类型的第2半导体层，设置于所述第1半导体层之上； 第3半导体层，设置于所述第2半导体层之上，并且具有第1导电类型的第1半导体区域和第2导电类型的第2半导体区域沿着相对所述第1半导体层与所述第2半导体层的层叠方向垂直的第1方向交替排列的构造； 第4半导体层，设置于所述第3半导体层之上，并且具有第1导电类型的第3半导体区域和第2导电类型的第4半导体区域沿着所述第1方向交替排列的构造； 第1导电类型的第5半导体层，设置于所述第4半导体层之上； 第2导电类型的第6半导体层，设置于所述第5半导体层之上； 第1电极，隔着绝缘膜而与所述第6半导体层、所述第5半导体层以及所述第4半导体区域相接； 第2电极，与所述第6半导体层连接；以及 第3电极，与所述第1半导体层连接， 所述第半导体区域与所述第3半导体区域连接，所述第2半导体区域与所述第4半导体区域连接， 所述第2半导体区域中包含的杂质元素的浓度高于所述第1半导体区域中包含的杂质元素的浓度， 所述第3半导体区域中包含的杂质元素的浓度高于所述第4半导体区域中包含的杂质元素的浓度， 所述第2半导体层的上端与所述第3半导体层和所述第4半导体层的界面之间的第1长度比所述界面与所述第5半导体层的下端之间的第2长度短。2.—种半导体器件，其特征在于，具备: 第1导电类型的第1半导体层； 第2导电类型的第2半导体层，设置于所述第1半导体层之上； 第3半导体层，设置于所述第2半导体层之上，并且具有第1导电类型的第1半导体区域和第2导电类型的第2半导体区域沿着相对所述第1半导体层与所述第2半导体层的层叠方向垂直的第1方向交替排列的构造； 第4半导体层，设置于所述第3半导体层之上，并且具有第1导电类型的第3半导体区域和第2导电类型的第4半导体区域沿着所述第1方向交替排列的构造； 第1导电类型的第5半导体层，设置于所述第4半导体层之上； 第2导电类型的第6半导体层，设置于所述第5半导体层之上； 第1电极，隔着绝缘膜而与所述第6半导体层、所述第5半导体层以及所述第4半导体区域相接； 第2电极，与所述第6半...

【专利技术属性】
技术研发人员：内城竜生，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP