具有嵌入式发射极短路触点的快速切换IGBT及其制作方法技术

本发明专利技术涉及具有嵌入式发射极短路触点的快速切换IGBT及其制作方法。呈现了具有带一体发射极短路的高压IGBT的集成电路，以及制造工艺，该制造工艺采用晶片接合或者生长外延硅，用于受控的漂移区厚度和较快的切换速度。

【技术实现步骤摘要】
具有嵌入式发射极短路触点的快速切换IGBT及其制作方法
本公开涉及集成电路领域，更具体地涉及具有嵌入式发射极短路触点的快速切换绝缘栅双极晶体管(IGBT )器件。
技术介绍
IGBT包括双极晶体管和M0SFET。双极发射极位于器件的底部(尽管在多种描述中，底部端子有时称为“集电极”，其中IGBT高电压端子(IGBT集电极)连接至充当集成双极晶体管的发射极的区域)，并操作以将少数载流子注入到双极基极中，从而用空穴和电子的等离子体填充这块区域，以有助于高电流密度。IGBT中的双极导电在每单位面积的电流方面提供了优势，但在切换速度方面导致了劣势。在电流停止流动之后，空穴-电子等离子体中过量的载流子不会即刻消失，器件无法返回到关闭状态且支持低泄露的高电压，直到过量的载流子消失。因此，如果器件是针对快速切换而设计的，则有必要建立一种机制，以快速移除过量载流子。在具有与一种导电类型的基极区相邻的相反的导电类型的发射极区的双极器件中，电流同时由空穴和电子承载。在导电期间，发射极将其多数载流子作为少数载流子注入到基极区中。这些少数载流子进入到基极中允许等量的基极多数载流子进入，并且因此基极区中的总载流子浓度可以迅速超过基极掺杂浓度。结果是对基极区进行电导率调制，其中与背景值相比，基极电导率变得非常大，电阻率变得非常小。这种电导率调制的双极导电有利地允许器件承载比类似的单级器件高得多的电流密度。在IGBT中，发射极操作以将载流子发射到双极基极处的电压支持区域中，并且可以使用将发射极连接至基极的发射极短路触点用于移除过量的载流子从而快速关闭器件，以此构造快速切换IGBT。一般而言，可以在发射极和基极之间提供电阻器或低阻抗触点，与发射极-基极结平行。这种发射极-基极分流电阻器可以在外部连接，或者在结构的内部构造。过量的载流子可以因此从基极区快速移除从而中断电流流动，以便进行快速切换应用。实现上述效果的一种方式是生成复合中心，以提供空穴和电子能够复合的中间带能量水平。复合中心可以通过用重金属(例如金或钼金)掺杂晶体而提供，或者通过用高能中子、质子、电子或伽马射线轰击晶体从而产生局部损伤部位而提供。短路发射极具有超过复合中心的若干优势。复合中心在高载流子密度下移除载流子的效率比在低密度下移除载流子的效率高，而发射极短路在低载流子密度下更有效，低载流子密度是切换期间的状况。随着载流子密度增加，更多的载流子与复合中心相遇并复合，但是这限制了电导率调制的水平，并因此增加了导通电压。发射极短路在低载流子密度下具有更好的作用。当电流足够低，使得发射极短路电阻器上的电压降小于结的内建偏移电压0.6-0.8V时，几乎所有的多数载流子流过短路触点或电阻器，而不是穿过结并且注入少数载流子。仅使用复合中心，多数载流子继续穿过结并且注入少数载流子，即使下降到非常低的电流水平，由此减慢了器件的关闭。使用发射极短路，在短路电阻器两端的电压降一下降到低于0.6-0.8V时，少数载流子注入就会停止。因此发射极短路减小了低电流增益，而对高电流增益仅有很小的影响。高压IGBT器件用于切换高压电力，并且一些应用对于开启和关闭均要求快速切换时间。对于给定的切换速度，用发射极短路制作的IGBT在低电流水平和高电流水平下均可以具有比仅用复合中心制作的IGBT低的导通电压。然而，具有高切换速度的高压器件需要控制漂移区厚度，而常规技术针对具有实现高速切换所需的相当薄的漂移区的器件无法提供背面处理以生成发射极短路。
技术实现思路
为遵守37CFR § 1.73，现在总结本公开的各方面，通过简要地指出本公开的本质和主旨，有助于对本公开的基本理解，其中该总结不是本公开的广泛描述，并且无意确定本公开的某些元素，亦不是描述其范围。相反，该总结的主要目的是在下文示出更详细的描述之前，以简化的形式说明本公开的一些概念，并且该总结的提交应理解为不会用于解释或限制权利要求的范围或意义。提供了集成电路(IC)和制造工艺，其用于制造IGBT，该IGBT具有发射极短路触点结构，用于较快的切换速度，并且具有使用接合晶片和/或外延生长硅控制的漂移区厚度。提供的IC具有IGBT发射极和一个或更多关联的短路触点，这些短路触点靠近两个接合晶片的接合界面形成，或在外延生长硅漂移区下方形成。在一些实施例中，通过在MOS结构形成之后进行选择性材料移除处理，和/或通过控制外延生长工艺来控制漂移区厚度。因此在一些实施例中，提供的IGBT具有相对薄的漂移区，约为ΙΟΟμπι或者更小，以便通过提供一个或更多发射极短路触点实现高切换速度操作。所公开的实施例有利地以一种方式结合这两个优势，这种方式对于先前使用常规制造技术是不可能的。 【附图说明】以下描述和附图详细地阐述本公开的一些示意性实施方式，其表示可实现本公开的各种原理的几个示范性方法。然而，所示出的实例不是本公开的可能实施例的穷尽。当结合附图考虑时，以下详细描述对本公开的其他目的、优势和新颖的特征进行阐述，其中:图1是根据本公开的一个或更多原理示出具有绝缘栅双极晶体管(IGBT)的接合晶片集成电路的局部剖面侧视图，其中所述IGBT具有在上部晶片的底部形成的发射极短路触点。图2是示出制作图1的集成电路的示范性工艺的流程图；图3-9是示出图1的集成电路的局部剖面侧视图，描绘为连续的制造阶段；图10和11是根据本公开的原理示出具有IGBT的接合晶片集成电路的进一步实施例的局部剖面侧视图，其中所述IGBT具有在下部载体晶片的顶部形成的发射极短路触占.图12是示出制作图10和11的集成电路的示范性工艺的流程图；图13-19是示出图10的集成电路的局部剖面侧视图，描绘为连续的制造阶段；图20是根据本公开的原理示出具有IGBT的集成电路的另一个实施例的局部剖面侧视图，其中所述IGBT具有在上部晶片的底部形成的发射极短路触点；图21是示出制作图20的集成电路的示范性工艺的流程图；图22-27是示出图20的集成电路的局部剖面侧视图，描述为连续的制造阶段；图28和29是根据本公开的原理示出包括IGBT的进一步的集成电路实施例的局部剖面侧视图，其中所述IGBT具有靠近载体晶片的顶部的发射极短路触点；图30是示出制作图28和29的集成电路的示范性工艺的流程图；以及图31-35是示出图28的集成电路的局部剖面侧视图，描绘为连续的制造阶段。【具体实施方式】在下文中将结合附图对一个或更多实施例或者实施方式进行描述，其中贯穿全文，类似的参考数字用于指示类似的或相似的元素。各种特征并不一定按照比例绘制，并且仅提供用于阐明本公开的各个概念。在下文中参照用于解释的示例应用对本专利技术的几个方面进行描述。应当理解，所阐述的大量具体细节、关系和方法是为了提供对所公开的概念的充分理解。然而，相关领域的技术人员将会容易认识到，这些概念可以在没有一个或更多特定细节的情况下实施，或者用其他方法实施。在其他示例中，未详细示出众所周知的结构或操作以避免模糊化所公开的装置和工艺，其中本公开不受动作或事件的示出次序的限制，因为一些动作可以以不同的顺序发生，和/或与其他动作或事件同时发生。另外，并非需要所有示出的动作或事件来实施根据本公开的方法。高压IGBT器件用于切换高压电力，并且有些应用对于开启和关闭均本文档来自技高网...

【技术保护点】
一种集成电路，其包括：布置在所述集成电路的顶侧和相对的底侧之间的半导体主体；在所述半导体主体中形成的第一导电类型的多个发射极区；在所述半导体主体中靠近所述发射极区形成的第二导电类型的漂移区，所述漂移区的厚度小于约100μm；至少一个晶体管单元，其包括布置在所述半导体主体中的所述第二导电类型的源区，布置在所述半导体主体中并位于所述源区和所述漂移区之间的所述第一导电类型的主体区，以及相对所述源区和所述主体区绝缘的栅电极，所述晶体管单元、集电极区和所述漂移区形成垂直绝缘栅双极晶体管；以及在所述半导体主体中靠近至少一个所述发射极区布置的所述第二导电类型的至少一个发射极短路触点。

【技术特征摘要】
2012.09.12 US 13/611,6531.一种集成电路，其包括: 布置在所述集成电路的顶侧和相对的底侧之间的半导体主体； 在所述半导体主体中形成的第一导电类型的多个发射极区； 在所述半导体主体中靠近所述发射极区形成的第二导电类型的漂移区，所述漂移区的厚度小于约IOOym; 至少一个晶体管单元，其包括 布置在所述半导体主体中的所述第二导电类型的源区， 布置在所述半导体主体中并位于所述源区和所述漂移区之间的所述第一导电类型的主体区，以及 相对所述源区和所述主体区绝缘的栅电极， 所述晶体管单元、集电极区和所述漂移区形成垂直绝缘栅双极晶体管；以及在所述半导体主体中靠近至少一个所述发射极区布置的所述第二导电类型的至少一个发射极短路触点。2.根据权利要求1所述的集成电路，其包括沿着所述半导体主体的下侧形成的阳极金属层，其中所述多个发射极区各自基本在所述漂移区和所述阳极金属层之间延伸。3.根据权利要求1所述的集成电路，其中所述第一导电类型是P型并且其中所述第二导电类型是N型。4.一种集成电路，其包括: 布置在所述集成电路的顶侧和相对的底侧之间的半导体主体，所述半导体主体包括第一部分和第二部分，所述第一部分具有靠近所述半导体主体的所述顶侧的上侧，所述第二部分具有靠近所述半导体主体的所述底侧的下侧，所述第一部分和所述第二部分沿着界面彼此接合； 在所述半导体主体中形成的第一导电类型的多个发射极区； 在所述半导体主体中靠近所述发射极区形成的第二导电类型的漂移区； 至少一个晶体管单元，其包括: 布置在所述半导体主体中的所述第二导电类型的源区， 布置在所述半导体主体中并位于所述源区和所述漂移区之间的所述第一导电类型的主体区，以及 相对所述源区和所述主体区绝缘的栅电极， 所述晶体管单元、所述集电极区和所述漂移区形成垂直绝缘栅双极晶体管；以及在所述半导体主体中靠近至少一个所述发射极区布置的所述第二导电类型的至少一个发射极短路触点。5.根据权利要求4所述的集成电路，其中所述发射极区和所述至少一个发射极短路触点形成在所述第一部分中，靠近所述界面。6.根据权利要求5所述的集成电路，其包括布置在所述发射极区和所述界面之间的硅化物层。7.根据权利要求6所述的集成电路，其包括布置在所述硅化物层和所述界面之间的多晶娃层。8.根据权利要求4所述的集成电路，其中所述发射极区和所述至少一个发射极短路触点形成在所述第二部分中，靠近所述界面。9.根据权利要求8所述的集成电路， 其中所述半导体主体的所述第二部分具有所述第二导电类型；并且 其中所述发射极区包括在所述第二部分中靠近所述界面布置的所述第一导电类型的多晶娃。10.根据权利要求9所述的集成电路，其包括多个硅化物区域，所述多个硅化物区域各自与对应的多个发射极区接触，其中各个发射极区布置在所述第二部分中，位于对应的硅化物区域和所述界面之间。11.根据权利要求9所述的集成电路，其包括沿着所述半导体主体的所述第二部分的下侧形成的阳极金属层，其中所述发射极区各自基本在所述界面和所述阳极金属层之间延伸。12.根据权利要求9所述的集成电路，其中所述半导体主体的所述第一部分是所述第二导电类型的外延硅。13.根据权利要求8所述的集成电路: 其中所述半导体主体的所述第二部分具有所述第一导电类型；并且其中所述至少一个发射极短路触点包括在所述第二部分中靠近所述界面布置的所述第二导电类型的多晶硅。14.根据权利要求13所述的集成电路，其包括至少一个硅化物区域，所述至少一个硅化物区域与所述至少一个发射极短路触点接触，其中所述至少一个发射极短路触点布置在所述第二部分中，位于所述至少一个硅化物区域和所述界面之间。15.根据权利要求13所述的集成电路，其包括沿着所述半导体主体的所述第二部分的下侧形成的阳极金属层，其中所述至少一个发射极短路触点基本在所述界面和所述阳极金属层之间延伸。16.根据权利要求13所述的集成电路，其中所述半导体主体的所述第一部分是所述第二导电类型的外延硅。17.根据权利要求4所述的集成电路，其中所述漂移区的厚度小于约ΙΟΟμπι。18.—...

【专利技术属性】
技术研发人员：J·科瑞克，J·M·S·奈尔松，S·彭哈卡，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US