晶体管的形成方法、半导体器件的形成方法技术

一种晶体管的形成方法和半导体器件的形成方法。所述晶体管的形成方法包括：提供半导体衬底；在半导体衬底中形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的上表面低于所述半导体衬底上表面且差值大于设定阈值，所述半导体衬底与所述浅沟槽隔离结构相邻的侧壁为倾斜表面；在所述半导体衬底上形成栅极结构，所述栅极结构覆盖宽度方向的所述倾斜表面；以所述栅极结构为掩模，沿与半导体衬底上表面垂直的方向在所述栅极结构两侧的半导体衬底中进行轻掺杂离子注入，且沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入，形成轻掺杂区。本发明专利技术可以增大晶体管沟道区的有效宽度，提高器件性能。

【技术实现步骤摘要】
【专利摘要】一种晶体管的形成方法和半导体器件的形成方法。所述晶体管的形成方法包括：提供半导体衬底；在半导体衬底中形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的上表面低于所述半导体衬底上表面且差值大于设定阈值，所述半导体衬底与所述浅沟槽隔离结构相邻的侧壁为倾斜表面；在所述半导体衬底上形成栅极结构，所述栅极结构覆盖宽度方向的所述倾斜表面；以所述栅极结构为掩模，沿与半导体衬底上表面垂直的方向在所述栅极结构两侧的半导体衬底中进行轻掺杂离子注入，且沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入，形成轻掺杂区。本专利技术可以增大晶体管沟道区的有效宽度，提高器件性能。【专利说明】
本专利技术涉及半导体制造
，尤其涉及一种晶体管的形成方法和半导体器件的形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的沟道区尺寸也越来越小。现有技术形成晶体管的方法包括:提供半导体衬底，半导体衬底中包括多个浅沟槽隔离结构；在半导体衬底上形成栅极结构；以栅极结构为掩模，沿与半导体衬底上表面垂直的方向在栅极结构两侧的半导体衬底中进行轻掺杂离子注入，形成轻掺杂区；在栅极结构侧面的半导体衬底上形成侧墙，以栅极结构和侧墙为掩模，在半导体衬底中进行重掺杂离子注入，形成重掺杂。更多关于晶体管制作方法的技术可参考专利号为US6004852的美国专利文献。然而随着工艺节点的进一步缩小，尤其是对于40nm工艺节点及以下的晶体管而言，晶体管的沟道区宽度也越来越小。在晶体管沟道区长度不变的情况下，晶体管的宽度越小，该晶体管的驱动电流越小，从而晶体管的性能越差。因此，如何提高晶体管的沟道区有效宽度以提高器件性能就成为本领域技术人员亟待解决的问题之一。
技术实现思路
本专利技术解决的问题是提供一种晶体管的形成方法和半导体器件的形成方法，可以增大晶体管沟道区的有效宽度，提高器件性能。为解决上述问题，本专利技术提供了一种晶体管的形成方法，包括:提供半导体衬底；在所述半导体衬底中形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的上表面低于所述半导体衬底上表面且差值大于设定阈值，所述半导体衬底与所述浅沟槽隔离结构相邻的侧壁为倾斜表面；在所述半导体衬底上形成栅极结构，所述栅极结构覆盖宽度方向的所述倾斜表面；以所述栅极结构为掩模，沿与半导体衬底上表面垂直的方向在所述栅极结构两侧的半导体衬底中进行轻掺杂离子注入，且沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入，形成轻掺杂区。可选地，所述设定阈值大于或等于10nm。可选地，所述设定角度大于或等于60°且小于或等于70°。为解决上述问题，本专利技术还提供了一种半导体器件的形成方法，所述半导体器件包括晶体管，采用上述的晶体管的形成方法形成晶体管。与现有技术相比，本专利技术技术方案具有以下优点:本专利技术利用在半导体衬底中形成浅沟槽隔离结构时，半导体衬底与浅沟槽隔离结构相邻的侧壁为倾斜表面，通过增加浅沟槽隔离结构的上表面与半导体衬底上表面的高度差，可以增加倾斜表面的面积，进而当在半导体衬底表面形成栅极结构时，栅极结构也位于半导体衬底宽度方向的两个倾斜表面上，从而增加了沟道区的有效宽度，在沟道区长度不变的情况下，可以增加晶体管的驱动电流，提高晶体管的性能。为了保证轻掺杂区掺杂的均匀性，在沿与半导体衬底上表面垂直的方向在栅极结构两侧的半导体衬底中进行轻掺杂离子注入的同时，还沿与半导体衬底上表面的夹角为设定角度的方向在半导体衬底被栅极结构覆盖的两个倾斜表面中进行轻掺杂离子注入，从而可以进一步提高晶体管的性能。【专利附图】【附图说明】图1是本专利技术实施例中半导体衬底的俯视结构示意图；图2是沿图1中AA方向的剖面结构示意图；图3是本专利技术实施例中栅极结构的俯视结构示意图；图4是沿图3中AA方向的剖面结构示意图；图5是沿图3中BB方向进行第一次轻掺杂离子注入时的剖面结构示意图；图6是沿图3中AA方向进行第二次轻掺杂离子注入时的剖面结构示意图；图7是分别采用本专利技术实施例方法与现有技术得到的晶体管的栅电压和漏电流之间的关系不意图；图8是分别采用本专利技术实施例方法与现有技术得到的晶体管的饱和漏电流和关态电流之间的关系不意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的【具体实施方式】做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。正如
技术介绍
部分所述，现有技术随着晶体管尺寸的日益减小，晶体管沟道区的宽长比也随之减小，从而影响了器件的性能。针对上述缺陷，专利技术人发现:现有技术在半导体衬底中形成浅沟槽隔离结构时，会在浅沟槽隔离结构的顶部侧边缘处会产生缺角(divot)，由于现有技术中浅沟槽隔离结构的上表面与半导体衬底上表面的高度差比较小，从而该缺角也比较小。但是当增加浅沟槽隔离结构上表面与半导体衬底上表面的高度差之后，该缺角也会变大，即半导体衬底与浅沟槽隔离结构相邻的侧壁为比较大的倾斜表面，当在半导体衬底上形成栅极结构时，栅极结构也会覆盖位于沟道区宽度方向的部分倾斜表面，即栅极结构沿沟道区宽度方向的长度增加了，这部分被覆盖的倾斜表面也会形成导电通路，从而就可以增加沟道区的有效宽度。由于整个倾斜表面比较大，仅沿与半导体衬底上表面垂直的方向在栅极结构两侧的半导体衬底中进行轻掺杂离子注入，未被栅极结构覆盖的那部分倾斜表面上注入的离子浓度就会比较低，因此还需要沿与半导体衬底上表面的夹角为设定角度的方向在半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入，以得到均匀的轻掺杂，最终可以提高晶体管的性能。下面结合附图进行详细说明。参考图1所示，本实施例提供了一种晶体管的形成方法，包括以下步骤:首先，结合参考图1和图2所示，提供半导体衬底，且在半导体衬底中形成多个浅沟槽隔离结构300，浅沟槽隔离结构300之间的区域定义为器件区200。其中，图1为俯视结构示意图，图2为沿图1中AA方向的剖面结构示意图。本专利技术中宽度方向指的是晶体管沟道区的宽度方向，长度方向指的是晶体管沟道区的长度方向。所述半导体衬底用于为后续工艺提供工作平台，所述半导体衬底的材料可以为硅、硅锗、碳化硅、绝缘体上硅或II1-V族化合物(氮化硅或砷化镓等)。所述浅沟槽隔离结构300的上表面低于所述器件区200的上表面210 (即半导体衬底的上表面)且差值h大于设定阈值，所述设定阈值可以预先设定，且可以修改。所述设定阈值的取值不能太小，否则达不到增加沟道区有效宽度的目的；所述设定阈值的取值也不能太大，否则会影响浅沟槽隔离结构300发挥隔离的作用。具体地，所述设定阈值的取值范围可以大于或等于IOnm,如:10nm、13nm或15nm坐寸o所述浅沟槽隔离结构300的顶部侧边缘处会产生缺角，从而使得半导体衬底与浅沟槽隔离结构300相邻的侧壁为倾斜表面。与现有技术相比，本实施例极大地降低了浅沟槽隔离结构本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底中形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的上表面低于所述半导体衬底上表面且差值大于设定阈值，所述半导体衬底与所述浅沟槽隔离结构相邻的侧壁为倾斜表面；在所述半导体衬底上形成栅极结构，所述栅极结构覆盖宽度方向的所述倾斜表面；以所述栅极结构为掩模，沿与所述半导体衬底上表面垂直的方向在所述栅极结构两侧的半导体衬底中进行轻掺杂离子注入，且沿与所述半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入，形成轻掺杂区。

【技术特征摘要】

【专利技术属性】
技术研发人员：蒲月皎，施雪捷，俞少峰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31