形成浅沟槽隔离区的方法技术

本发明专利技术公开了一种形成浅沟槽隔离区的方法，所述浅沟槽隔离区在高介电常数栅氧化层之前形成，该方法包括：在半导体衬底上依次形成隔离氧化层和氮化硅层；依次刻蚀氮化硅层、隔离氧化层及半导体衬底，在所述半导体衬底内形成沟槽；在所述沟槽内部表面生长一层衬垫氧化硅；在沟槽内进行氧化物的填充及抛光，形成浅沟槽隔离区，并去除所述氮化硅层；其中，在沟槽内进行氧化物的填充采用常压化学气相沉积形成氧化硅层和增加氧化硅层密度相结合的方法，多次循环进行。采用本发明专利技术能够避免高介电常数栅氧化层的等效氧化层厚度增大。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制作技术，特别涉及一种。
技术介绍
为了控制短沟道效应，更小尺寸器件要求进一步提高栅电极电容。这能够通过不断减薄栅氧化层的厚度而实现，但随之而来的是栅电极漏电流的提升。当二氧化硅作为栅氧化层，厚度低于5.0纳米时，漏电流就变得无法忍受了。解决上述问题的方法就是使用高介电常数(HK)绝缘材料取代二氧化硅，高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15，采用这种材料能够进一步提高栅电容，同时栅漏电流又能够得到明显的改善。对于相同的栅氧化层厚度，将高介电常数绝缘材料与金属栅电极搭配，其栅电极漏电流将减少几个指数量级，而且用金属栅电极取代多晶硅栅电极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。因此，高介电常数栅氧化层和金属栅电极被用于制造MOS器件。现有技术在制作高介电常数栅氧化层之前，浅沟槽隔离区的具体制作方法包括如下步骤:步骤11、在半导体衬底100上热氧化生长隔离氧化层101，以保护有源区在后续去掉氮化硅层的过程中免受化学玷污，以及作为氮化硅层与硅衬底之间的应力缓冲层，所述半导体衬底为硅衬底；步骤12、在所述隔离氧化层101的表面沉积氮化硅层102 ;其中，本步骤中沉积得到的氮化硅层是一层坚固的掩膜材料；步骤13、浅沟槽的刻蚀:依次刻蚀氮化硅层102、隔离氧化层101及半导体衬底100，在所述半导体衬底100内形成沟槽；步骤14、沟槽衬垫氧化硅103的生长，在沟槽内部表面生长一层衬垫氧化硅103，该衬垫氧化硅103用于改善半导体衬底与后续填充的氧化物之间的界面特性；步骤15、沟槽氧化物104填充及抛光，采用化学气相沉积的方法，在沟槽内填充氧化物，然后进行氧化物的抛光；其中，在步骤12中沉积得到的氮化硅层，可以在执行本步骤的过程中保护有源区，充当抛光的阻挡材料，防止氧化物的过度抛光；步骤16、去除所述氮化硅层102。根据上述描述，步骤11至15形成的结构示意图如图1a所示，步骤16形成的结构示意图如图1b所示。后续在浅沟槽隔离区之间的有源区域形成MOS器件。具体地，在半导体衬底100表面依次生长界面层(图中未示)、高介电常数栅氧化层105、保护层(图中未示)和多晶硅层106，如图1c所示。其中，界面层极薄，一般为氧化硅层，或者氮氧化硅层。高介电常数栅氧化层105可以为铪硅酸盐、铪硅氧氮化合物或铪氧化物等，介电常数一般都大于15。保护层可以为氮化钛(TiN)或者氮化钽(TaN)或者两者组合的叠层。因为最终形成的是金属栅电极，替代栅极会被金属栅电极替代，也就是说替代栅极最终是不存在的，所以作为替代栅极的材料可以有多种，本实施例中替代栅极的材料为多晶硅。需要说明的是，现有技术在沟槽内填充氧化物，一般采用常压化学气相沉积(APCVD)的方法，正硅酸乙酯(TEOS)和臭氧(O3)反应形成氧化硅，这种方法的优点是对于高的深宽比的槽，有优良的覆盖填充能力，但是这种沉积方法得到的氧化硅层，比较疏松，膜比较多孔，在高温的环境下，膜中游离的氧很容易扩散到高介电常数栅氧化层或者界面层中，而高介电常数栅氧化层中的铪元素活性比较强，对氧的控制性比较差，所以很容易使高介电常数栅氧化层的等效氧化层厚度(EOT)变大，EOT越小，意味着MOS器件性能越好，因此如何增加浅沟槽隔离区内填充的氧化硅层的密度，防止其中的氧扩散成为业内关注的问题。
技术实现思路
有鉴于此，本专利技术提供一种，能够避免高介电常数栅氧化层的等效氧化层厚度增大。本专利技术的技术方案是这样实现的:一种，所述浅沟槽隔离区在高介电常数栅氧化层之前形成，该方法包括:在半导体衬底上依次形成隔离氧化层和氮化硅层；依次刻蚀氮化硅层、隔离氧化层及半导体衬底，在所述半导体衬底内形成沟槽；在所述沟槽内部表面生长一层衬垫氧化硅；在沟槽内进行氧化物的填充及抛光，形成浅沟槽隔离区，并去除所述氮化硅层；其特征在于，在沟槽内进行氧化物的填充采用常压化学气相沉积APCVD形成氧化硅层和增加氧化硅层密度相结合的方法，多次循环进行。增加氧化硅层密度的方法包括:在沉积反应腔内通入氮气，或者含碳类气体，或者氩气，或者三种气体的任意组合。在沉积反应腔内通入每种气体的时间为5?25秒。通入气体时,沉积反应腔功率为50?500瓦。沉积反应腔内通入每种气体的流量为50?1000标准立方厘米每分钟。常压化学气相沉积采用正硅酸乙酯和臭氧反应形成氧化硅。从上述方案可以看出，本专利技术浅沟槽隔离区内氧化物的填充分多次沉积完成，而且每次沉积之后，都对沉积的氧化层进行增加膜密度的处理，这样，可以防止氧扩散至高介电常数栅氧化层中去，提高半导体器件的性能。【附图说明】图1a至图1c为现有技术形成浅沟槽隔离区及后续在浅沟槽隔离区之间的有源区域形成高介电常数栅氧化层的具体过程的结构示意图。图2为本专利技术浅沟槽隔离区制作方法的流程示意图。图2a至2e为本专利技术形成浅沟槽隔离区具体过程的结构示意图。【具体实施方式】为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本专利技术作进一步详细说明。本专利技术在制作高介电常数栅氧化层之前，浅沟槽隔离区的具体制作过程示意图请参阅图2a至图2e，具体制作方法的流程示意图如图2所示，包括如下步骤:步骤21、在半导体衬底100上依次形成隔离氧化层101和氮化硅层102 ；具体地，在半导体衬底100上热氧化生长隔离氧化层101，以保护有源区在后续去掉氮化硅层的过程中免受化学玷污，以及作为氮化硅层与硅衬底之间的应力缓冲层；然后在所述隔离氧化层101的表面沉积氮化硅层102 ;其中，本步骤中沉积得到的氮化硅层是一层坚固的掩膜材料；步骤22、浅沟槽的刻蚀:依次刻蚀氮化硅层102、隔离氧化层101及半导体衬底100，在所述半导体衬底100内形成沟槽；步骤23、沟槽衬垫氧化硅103的生长，在沟槽内部表面生长一层衬垫氧化硅103，该衬垫氧化硅103用于改善半导体衬底与后续填充的氧化物之间的界面特性；根据步骤21至步骤23形成的结构示意图如图2a所示。步骤24、在沟槽内进行氧化物的填充及抛光，形成浅沟槽隔离区；其中，在沟槽内进行氧化物的填充采用常压化学气相沉积形成氧化硅层和增加氧化硅层密度相结合的方法，多次循环进行。一般循环次数不小于2次。增加氧化硅层密度的方法有多种，可以为:在沉积反应腔内通入氮气，或者含碳类气体，或者氩气，或者三种气体的任意组合。具体来讲，三种气体的任意组合指的是依次通入各种气体，每种气体作用在氧化物表面预定时间。本专利技术实施例以2次循环为例进行说明。步骤241、采用常压化学气相沉积方法进行第一次氧化硅层沉积，形成第一氧化硅层201，如图2b所示；本专利技术实施例中氧化物的填充厚度共为6000埃，那么第一次氧化硅层沉积厚度约为3000埃。步骤242、在沉积反应腔内通入氮气，然后通入氩气进行增加氧化硅层密度的处理；其中，在沉积反应腔内通入氮气的目的在于，将第一次氧化硅层沉积时游离的氧，与氮气相结合，将游离的氧固定在半导体衬底中，防止氧扩散至高介电常数栅氧化层中。通入氩气的目的在于，通过物理轰击的方法增加第一次沉积氧化硅层的密度。这里，通入氮气的流量50?1000标准立方厘米每分钟，设置反应腔功率为50?500瓦，通入时间为本文档来自技高网...

【技术保护点】
一种形成浅沟槽隔离区的方法，所述浅沟槽隔离区在高介电常数栅氧化层之前形成，该方法包括：在半导体衬底上依次形成隔离氧化层和氮化硅层；依次刻蚀氮化硅层、隔离氧化层及半导体衬底，在所述半导体衬底内形成沟槽；在所述沟槽内部表面生长一层衬垫氧化硅；在沟槽内进行氧化物的填充及抛光，形成浅沟槽隔离区，并去除所述氮化硅层；其特征在于，在沟槽内进行氧化物的填充采用常压化学气相沉积APCVD形成氧化硅层和增加氧化硅层密度相结合的方法，多次循环进行。

【技术特征摘要】
1.一种形成浅沟槽隔离区的方法，所述浅沟槽隔离区在高介电常数栅氧化层之前形成，该方法包括: 在半导体衬底上依次形成隔离氧化层和氮化硅层； 依次刻蚀氮化硅层、隔离氧化层及半导体衬底，在所述半导体衬底内形成沟槽； 在所述沟槽内部表面生长一层衬垫氧化硅； 在沟槽内进行氧化物的填充及抛光，形成浅沟槽隔离区，并去除所述氮化硅层； 其特征在于，在沟槽内进行氧化物的填充采用常压化学气相沉积APCVD形成氧化硅层和增加氧化硅层密度相结合的方法，多次循环进行。2.如权利要求1所述的方法，...

【专利技术属性】
技术研发人员：周鸣，平延磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：