形成浅沟槽隔离区的方法技术

本发明专利技术公开了一种形成浅沟槽隔离区的方法，所述浅沟槽隔离区在高介电常数栅氧化层之前形成，该方法包括：在半导体衬底上依次形成隔离氧化层和氮化硅层；依次刻蚀氮化硅层、隔离氧化层及半导体衬底，在所述半导体衬底内形成沟槽；在所述沟槽内部表面生长一层衬垫氧化硅；在沟槽内进行氧化物的填充及抛光，形成浅沟槽隔离区，并去除所述氮化硅层；其中，在沟槽内进行氧化物的填充采用常压化学气相沉积形成氧化硅层和增加氧化硅层密度相结合的方法，多次循环进行。采用本发明专利技术能够避免高介电常数栅氧化层的等效氧化层厚度增大。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制作技术，特别涉及一种。
技术介绍
为了控制短沟道效应，更小尺寸器件要求进一步提高栅电极电容。这能够通过不断减薄栅氧化层的厚度而实现，但随之而来的是栅电极漏电流的提升。当二氧化硅作为栅氧化层，厚度低于5.0纳米时，漏电流就变得无法忍受了。解决上述问题的方法就是使用高介电常数(HK)绝缘材料取代二氧化硅，高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15，采用这种材料能够进一步提高栅电容，同时栅漏电流又能够得到明显的改善。对于相同的栅氧化层厚度，将高介电常数绝缘材料与金属栅电极搭配，其栅电极漏电流将减少几个指数量级，而且用金属栅电极取代多晶硅栅电极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。因此，高介电常数栅氧化层和金属栅电极被用于制造MOS器件。现有技术在制作高介电常数栅氧化层之前，浅沟槽隔离区的具体制作方法包括如下步骤:步骤11、在半导体衬底100上热氧化生长隔离氧化层101，以保护有源区在后续去掉氮化硅层的过程中免受化学玷污，以及作为氮化硅层与硅衬底之间的应力缓冲层，所述半导体衬底为硅衬底；步骤12、在所本文档来自技高网...

【技术保护点】
一种形成浅沟槽隔离区的方法，所述浅沟槽隔离区在高介电常数栅氧化层之前形成，该方法包括：在半导体衬底上依次形成隔离氧化层和氮化硅层；依次刻蚀氮化硅层、隔离氧化层及半导体衬底，在所述半导体衬底内形成沟槽；在所述沟槽内部表面生长一层衬垫氧化硅；在沟槽内进行氧化物的填充及抛光，形成浅沟槽隔离区，并去除所述氮化硅层；其特征在于，在沟槽内进行氧化物的填充采用常压化学气相沉积APCVD形成氧化硅层和增加氧化硅层密度相结合的方法，多次循环进行。

【技术特征摘要】
1.一种形成浅沟槽隔离区的方法，所述浅沟槽隔离区在高介电常数栅氧化层之前形成，该方法包括: 在半导体衬底上依次形成隔离氧化层和氮化硅层； 依次刻蚀氮化硅层、隔离氧化层及半导体衬底，在所述半导体衬底内形成沟槽； 在所述沟槽内部表面生长一层衬垫氧化硅； 在沟槽内进行氧化物的填充及抛光，形成浅沟槽隔离区，并去除所述氮化硅层； 其特征在于，在沟槽内进行氧化物的填充采用常压化学气相沉积APCVD形成氧化硅层和增加氧化硅层密度相结合的方法，多次循环进行。2.如权利要求1所述的方法，...

【专利技术属性】
技术研发人员：周鸣，平延磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：