【技术实现步骤摘要】
—种基于D锁存器实现FPGA中I/O管脚复用的方法
本专利技术属于计算机
,具体涉及一种基于D锁存器实现FPGA中I/O管脚复用的方法。
技术介绍
在使用FPGA设计的电路控制系统中,经常会出现FPGA逻辑资源够用,但I/O管脚数量不够用的情况。由于FPGA的逻辑资源和I/O管脚数量一般呈正相关,若仅为了使用更多的I/O管脚而选用更大容量的FPGA,虽然满足对I/O管脚数量的要求,但同时势必造成FPGA逻辑资源的浪费。考虑到大容量的FPGA价格更加昂贵、供货周期更长,因此,选择大容量的FPGA来解决I/O管脚数量不足的方法会造成产品成本增加和研发周期延长。现有技术采用IO Expander芯片进行IO扩展,存在如下两个问题:1、IO Expander芯片价格较为昂贵;2、其使用I2C接口进行IO扩展,功能较为复杂,不易控制。
技术实现思路
为了克服上述现有技术的不足,本专利技术提供一种基于D锁存器实现FPGA中I/O管脚复用的方法,通过基于D锁存器实现FPGA中I/O管脚的复用,避免了因为FPGA管脚不足,二选择价格更为昂贵的FPGA,节约了成本。为了实现上述专利技术目的,本专利技术采取如下技术方案:本专利技术提供一种基于D锁存器实现FPGA中I/O管脚复用的方法,所述方法包括以下步骤:步骤1:将FPGA中复用的I/O管脚同时连接到D锁存器的D输入端和第一设备的端口 ;步骤2:将D锁存器的OEl和0E2时序控制信号都固定为低电平,同时将D锁存器的LEl和LE2时序控制信号连接,并接到FPGA的同一管脚上进行电平控制;步骤3:将D锁存器的Q ...
【技术保护点】
一种基于D锁存器实现FPGA中I/O管脚复用的方法,其特征在于:所述方法包括以下步骤:步骤1:将FPGA中复用的I/O管脚同时连接到D锁存器的D输入端和第一设备的端口;步骤2:将D锁存器的OE1和OE2时序控制信号都固定为低电平,同时将D锁存器的LE1和LE2时序控制信号连接,并接到FPGA的同一管脚上进行电平控制;步骤3:将D锁存器的Q输出端接到第二设备的端口;步骤4:FPGA控制D锁存器、第一设备和第二设备,实现FPGA的I/O管脚的复用。
【技术特征摘要】
1.一种基于D锁存器实现FPGA中I/O管脚复用的方法,其特征在于:所述方法包括以下步骤: 步骤1:将FPGA中复用的I/O管脚同时连接到D锁存器的D输入端和第一设备的端口 ; 步骤2:将D锁存器的OEl和0E2时序控制信号都固定为低电平,同时将D锁存器的LEl和LE2时序控制信号连接,并接到FPGA的同一管脚上进行电平控制; 步骤3:将D锁存器的Q输出端接到第二设备的端口 ; 步骤4 =FPGA控制D锁存器、第一设备和第二设备,实现FPGA的I/O管脚的复用。2.根据权利要求1所述的基于D锁存...
【专利技术属性】
技术研发人员:张克功,袁海滨,邵宗有,沙超群,郑臣明,王晖,
申请(专利权)人:曙光信息产业北京有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。