同步锁存器制造技术

本发明专利技术提出一种同步锁存器，包括：第一级和第二级。第一级的输入信号为第一差分信号，第一级用于将第一差分信号反相，以得到反相的第二差分信号。第二级与第一级相连，用于将第二差分信号反相，并获取差分输出信号。本发明专利技术的同步锁存器，具有工作速度快，电路结构简单且易于实现的优点。

【技术实现步骤摘要】

本专利技术涉及数模转换电路
，尤其涉及一种同步锁存器。
技术介绍
随着信号处理技术和通信技术的不断发展，数字信号和模拟信号之间的接口技术 成为制约数模混合系统的瓶颈。为了满足、高精度的数据转换要求，数模转换器和模数转换 器需要达到尽可能高的速度和精度。在现代数模转换器中，电流型数模转换器由于具有可 以直接驱动阻性负载，速度快的优点，成为广大工程师的首选结构。 常见的电流型数模转换器结构如附图1所示，主要包括以下几个部分：输入数字 信号译码和缓冲模块、电流源开关阵列。其中，译码缓冲模块用于将输入的数字信号进行译 码和再处理，通过同步锁存器实现控制信号同步和电平转换等，使得输出的信号可以直接 作为电流源开关阵列中开关的控制信号。电流源开关阵列中包括多个电流源开关单元，每 个电流源开关单元包括电流源和开关。开关在控制信号的作用下将电流源输出的电流送往 数模转换器的正输出端或负输出端。数模转换器的正输出端和负输出端中的任意一个输出 都可以作为数模转换器的输出，也可以使用这两个输出端的差值作为数模转换器的输出。 随着对处理速度的要求不断提高，数模转换器在高频情况下的动态特性成为限制 其应用的瓶颈。高频时，电流型数模转换器的动态特性恶化主要有以下三个原因：（1)开关 控制信号不能严格时序同步。（2)电流源晶体管漏极电压波动。（3)控制信号通过开关管 的寄生电容耦合到输出端，产生与控制信号相关的失真。为了解决这些问题，需要对数模转 换器的电流源开关进行严格的时序同步控制，以减少谐波失真，这就需要设计合适的同步 锁存器。同步锁存器可以控制各电流源支路开关的时序同步，减少控制信号的时序偏差，是 电流型数模转换器的重要组成部分。 传统的同步锁存器电路如附图2所示。锁存器的差分输出（附图2中的VOUTP和 V0UTN)用于直接控制电流支路中的差分开关。锁存器在此有两个基本功能：一是对控制信 号进行同步以尽量减小电流开关的控制时序偏差；二是调节差分控制信号VOUTP与VOUTN 的交叉点电平，使电流的差分开关对在切换过程中的电流之和尽可能等于尾电流源提供的 电流，确保两个开关管不会同时关断，以减小电流源晶体管漏极电压的波动，从而减小开关 切换过程中的毛刺。Bosch等人给出了改进的锁存器结构，如附图3所示。这一锁存器在 顶端的PMOS管上并联了另一个PMOS管，使得充电和放电能够同时进行，减少了锁存器的延 时，加快了速度。另外，加入一组首位相接的反相器，提高了同步锁存器的隔离度和稳定性， 减少了输入端毛刺的影响。此同步锁存器可以在IGHz采样频率下工作。 但是随着数模转换器工作速度的提升，同步锁存器的工作速度可能成为整个数模 转换器性能的限制因素，因此在采用合适的锁存器结构的同时，也要设法进一步提高同步 锁存器差分控制信号的电平切换速度。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的 目的在于提出一种速度快、结构简单且易于实现的同步锁存器。 为了实现上述目的，本专利技术实施例的同步锁存器，包括第一级和第二级。所述第一 级的输入信号为第一差分信号，所述第一级用于将所述第一差分信号反相，以得到反相的 第二差分信号。所述第二级与所述第一级相连，用于将所述第二差分信号反相，以获取差分 输出信号。 根据本专利技术实施例的同步锁存器，在无需明显提高电路复杂度的情况下明显提升 了同步锁存器的工作速度，电路结构简单且容易实现。 在一些示例中，所述同步锁存器还包括，第三级，所述第三级与所述第二级相连， 用于对所述差分输出信号进行隔离和放大，并调节所述同步锁存器的输出交叠电平。 在一些示例中，所述第一级包括8个MOS管，所述第一差分信号的输入正端（VINP) 与第一MOS管（Ml)和第六MOS管（M6)的栅极相连；所述第一差分信号的输入负端（VINN) 与第三MOS管（M3)和第八MOS管（M8)的栅极相连；时钟信号（CLK)与第五MOS管（M5)和 第七MOS管（M7)的栅极相连；取反后的时钟信号)与第二MOS管（M2)和第四MOS管 (M4)的栅极相连；所述第一MOS管（Ml)和所述第三MOS管M3的源极与电源（VCC)相连， 所述第一MOS管（Ml)的漏极与所述第二MOS管M2的源极相连，所述第三MOS管（M3)的漏 极与所述第四MOS管（M4)的源极相连；所述第六MOS管（M6)和所述第八MOS管（M8)的源 极连接至地（VSS)，所述第六MOS管（M6)的漏极与所述第五MOS管（M5)的源极相连；所述 第八MOS管（M8)的漏极与所述第七MOS管（M7)的源极相连，所述第二MOS管（M2)和所述 第五MOS管（M5)的漏极与所述第一级的第一输出端（Xl)相连，所述第四MOS管（M4)和所 述第七MOS管（M7)的漏极与所述第一级的第二输出端（X2)相连。 在一些示例中，所述第二级包括：首尾相连的第一反相器（Dl)和第二反相器 (D2)，所述第一反相器（Dl)的输入端与所述第二输出端（X2)相连，所述第一反相器（Dl) 的输出端与所述第一输出端（Xl)相连，所述第二反相器（D2)的输入端与所述第一输出端 (Xl)相连，所述第二反相器（D2)的输出端与所述第二输出端（X2)相连。 在一些示例中，所述第三级包括：6个MOS管，第九MOS管（M9)和第十三MOS管 (M13)的栅极与所述第一输出端（Xl)相连，第十二MOS管（M12)和第十四MOS管（M14)的 栅极与所述第二输出端（X2)相连，所述第九MOS管（M9)、第十MOS管（MlO)、第^^一 MOS管 (Mil)和第十二MOS管（M12)的源极接到所述电源（VCC)，所述第十三MOS管（M13)和所述 第十四MOS管（M14)的源极接至所述地（VSS)，所述第九MOS管（M9)、第十MOS管（MlO)及 第十三MOS管（M13)的漏极和所述第^^一 MOS管（Mil)的栅极与所述第三级的第三输出端 (VOUTP)相连，所述第^^一 MOS管（Mil)、第十二MOS管（M12)及第十四MOS管（M14)的漏 极和所述第十MOS管（MlO)的栅极与所述第三级的第四输出端（VOUTN)相连。 本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本专利技术的实践了解到。【附图说明】 图1是
技术介绍
中常见的电流型数模转换器结构示意图； 图2是
技术介绍
中传统的同步锁存器电路结构示意图； 图3是
技术介绍
中Bosch等人改进的同步锁存器结构示意图； 图4是根据本专利技术一个实施例的同步锁存器的结构框图； 图5是本专利技术一个实施例的同步锁存器结构示意图； 图6是本专利技术一个实施例的同步锁存器进行仿真的各部分信号波形示意图； 图7是Bosch等人提出的锁存器与本专利技术实施例的同步锁存器输出信号仿真波形 对比示意图。【具体实施方式】 在本专利技术的描述中，需要理解的是，术语"中心"、"纵向"、"横向"、"长度"、"宽度"、 "厚度"、"上"、"下"、"前"、"后"、"左"、"右"、"竖直"、"水平"、"顶"、"底" "内"、"外"、"顺时 针"、"逆时针"、"轴向"、"径向"、"周向"等指示的方位或位置关系为基本文档来自技高网...

【技术保护点】
一种同步锁存器，其特征在于，包括：第一级，所述第一级的输入信号为第一差分信号，所述第一级用于将所述第一差分信号反相，以得到反相的第二差分信号；第二级，所述第二级与所述第一级相连，用于将所述第二差分信号反相，以获取差分输出信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：李学清，刘嘉男，杨华中，汪蕙，魏琦，乔飞，徐震，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京;11