芯片之间的单信号线通信方法、装置及系统制造方法及图纸

本发明专利技术涉及一种芯片之间的单信号线通信方法、装置及系统，包括：将数据包编码为脉冲组，其中，所述数据包具有固定位数的数据，将所述数据包中逻辑值为第一逻辑值的数据位编码为第一宽度的脉冲，将所述数据包中逻辑值为第二逻辑值的数据位编码为第二宽度的脉冲；发送方通过信号线发送所述脉冲组，所述脉冲组之间间隔指定长度时间；接收方通过所述信号线获取发送方发送的所述脉冲组，对获取到的所述脉冲组进行解码，得到所述数据包。由此实现在数据量小，传输速度要求不高的情况下，进行一对一数据传输。

Single signal line communication method, device and system between chips

The invention relates to a single signal line between a chip communication method, device and system, including: data packet encoding for pulse group, wherein, the data packets having a fixed number of bits of data, the logic of the data packet in the value of the first value of the data bit encoding for the first pulse width will be. The logic of the data packet is second bits for encoding the logical value of second pulse width; the sender through the signal line transmits the pulse group, the pulse interval specifies the length of time between groups; get the sender receiver through the signal line of the pulse group, to get the pulse group to decode the data packet received. Thus, one to one data transmission is carried out under the condition of small data quantity and low transmission speed requirement.

【技术实现步骤摘要】
芯片之间的单信号线通信方法、装置及系统
本专利技术涉及通信领域，尤其涉及一种芯片之间的单信号线通信方法、装置及系统。
技术介绍
数据通信涵盖各个领域，芯片之间也会存在相互通信的需求，比较普遍的通信协议有I2C总线传输协议。但是对于一些对数据传输要求不高的，比如，数据量小，传输速度低，通信对象固定的应用场合，根据I2C协议设计的电路性能远远超出实际需要，造成成本浪费。
技术实现思路
本专利技术实施例提供了一种芯片之间的单信号线通信方法、装置及系统，以实现在数据量小，传输速度要求不高的情况下，进行一对一数据传输。第一方面，提供了一种芯片之间的单信号线通信方法，该方法包括:将数据包编码为脉冲组，其中，所述数据包具有固定位数的数据，将所述数据包中逻辑值为第一逻辑值的数据位编码为第一宽度的脉冲，将所述数据包中逻辑值为第二逻辑值的数据位编码为第二宽度的脉冲；发送方通过信号线发送所述脉冲组，所述脉冲组之间间隔指定长度时间；接收方通过所述信号线获取发送方发送的所述脉冲组，对获取到的所述脉冲组进行解码，得到所述数据包。在上述方法中，接收方通过所述信号线获取发送方发送的所述脉冲组，对获取到的所述脉冲组进行解码，得到所述数据包:接收方根据脉冲的个数判断是否接收完成所述发送方发送的所述脉冲组，当接收完成所述发送方发送的所述脉冲组时，立刻向发送方发送相应的响应数据包。在上述方法中，所述发送方通过信号线发送所述脉冲组之后还包括:发送方转入接听状态并开始计时，当在第一阈值时间内未接收到所述接收方发送的所述响应数据包时，发送方重新发送所述脉冲组。在上述方法中，所述脉冲组中上升沿和相邻的下降沿构成一个正脉冲，所述脉冲组中下降沿和相邻的上升沿构成一个负脉冲。在上述方法中，所述接收方通过所述信号线获取发送方发送的所述脉冲组还包括:当所述接收方在第二阈值时间内未接收到所述发送方发送的所述脉冲组的下一个脉冲时，停止接收所述脉冲组。第二方面，提供了一种芯片之间的单信号线通信装置，该装置包括:控制器、编码单元、发送单元、接收单元和解码单元；所述控制器，用于当有数据包需要发送时，向所述编码单元发送编码指令；当获取到脉冲组时，向所述解码单元发送解码指令；所述编码单元，用于根据接收到的所述编码指令，将数据包编码为第一脉冲组，其中，所述数据包具有固定位数的数据，将所述数据包中逻辑值为第一逻辑值的数据位编码为第一宽度的脉冲，将所述数据包中逻辑值为第二逻辑值的数据位编码为第二宽度的脉冲；将所述第一脉冲组发送至所述发送单元；所述发送单元，用于接收所述编码单元发送的所述第一脉冲组，通过信号线向其他芯片发送所述第一脉冲组，所述第一脉冲组之间间隔指定长度时间；所述接收单元，用于通过所述信号线获取其他芯片发送的第二脉冲组，并将所述第二脉冲组发送至所述解码单元；所述解码单元，用于接收所述接收单元发送的所述第二脉冲组，并根据接收到的所述解码指令，将所述第一宽度的脉冲解码为逻辑值为第一逻辑值的数据位，将所述第二宽度的脉冲解码为逻辑值为第二逻辑值的数据位，得到其他芯片发送的数据包。在上述装置中，所述装置还包括电阻R1，设置在所述信号线上，用于在传输的脉冲为高电平时，将所述信号线下拉到低电平；在传输的脉冲为低电平时，将所述信号线上拉到高电平。在上述装置中，所述发送单元由NMOS晶体管实现，所述接收单元由施密特触发器实现。第三方面，提供了一种芯片之间的单信号线通信系统，该系统包括:第一芯片和第二芯片；其中，第一芯片包括第一控制器、第一编码单元、第一发送单元、第一接收单元和第一解码单元；第二芯片包括第二控制器、第二编码单元、第二发送单元、第二接收单元和第二解码单元；所述第一控制器，用于当第一芯片有数据包需要发送时，向所述第一编码单元发送编码指令；当获取到脉冲组时，向所述第一解码单元发送解码指令；所述第一编码单元，用于根据接收到的所述编码指令，将数据包编码为脉冲组，其中，所述数据包具有固定位数的数据，将所述数据包中逻辑值为第一逻辑值的数据位编码为第一宽度的脉冲，将所述数据包中逻辑值为第二逻辑值的数据位编码为第二宽度的脉冲；并向所述第一发送单元发送所述脉冲组；所述第一发送单元，用于接收所述第一编码单元发送的所述脉冲组，通过信号线向所述第二芯片的第二接收单元发送所述脉冲组，所述脉冲组之间间隔指定长度时间；所述第二接收单元，用于通过所述信号线获取所述第一芯片的第一发送单元发送的所述脉冲组，并将所述脉冲组发送至所述第二解码单元；第二解码单元，用于接收所述第二接收单元发送的所述脉冲组，并根据接收到的所述解码指令，将所述第一宽度的脉冲解码为逻辑值为第一逻辑值的数据位，将所述第二宽度的脉冲解码为逻辑值为第二逻辑值的数据位，得到所述数据包。本专利技术提供的一种芯片之间的单信号线通信方法、装置及系统，只需要一根信号线就可以完成较复杂的一对一交互式数据通信，相比较I2C协议(需要一条数据线和一条时钟线两条信号线)，具有结构简单、能提高运算速度、精度的优点。【附图说明】图1为本专利技术实施例一提供的芯片之间的单信号线通信方法的流程图；图2为本专利技术实施例二提供的芯片之间的单信号线通信装置的示意图；图3为本专利技术实施例三提供的芯片之间的单信号线通信系统的示意图。【具体实施方式】下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。本专利技术提供的芯片之间的单信号线通信方法、装置及系统中，发送方和接收方分别固化在同一条信号线相连的两个芯片或者系统中。在初始状态下，发送方发送数据包，当发送完成一个完整的数据包之后，转入收听状态；接收方接收到上述完整的数据包之后，将该完整的数据包作为响应数据包返回给发送方，之后立刻转入接听状态；发送方接收到该响应数据包间隔指定长度的时间之后，向接收方发送下一个数据包。在这个过程中，在发送方进入收听状态之后就会开始计时，如果发送方在第一阈值时间内未接收到接收方发送的响应数据包，那么接收方判断当前会话失败，停止接收数据，并放弃本次会话中已获取的数据，发起新一轮对话；而如果发送方在第一阈值时间内接收到了响应数据包，那么接收方判断当前会话成功，保留并使用已获取的数据包进行后续运算，并且发起新一轮会话。图1为本专利技术实施例一提供的芯片之间的单信号线通信方法的流程图，如图1所示，本实施例具体包括如下步骤:步骤101，将数据包编码为脉冲组，其中，所述数据包具有固定位数的数据，将所述数据包中逻辑值为第一逻辑值的数据位编码为第一宽度的脉冲，将所述数据包中逻辑值为第二逻辑值的数据位编码为第二宽度的脉冲。在发送方向接收方发送数据包之前，通常需要先将数据包进行编码。具体地，将数据包中逻辑值为第一逻辑值的数据位编码为第一宽度的脉冲，举例为，将数据包中逻辑值为O的数据位编码为第一宽度的脉冲；将所述数据包中逻辑值为第二逻辑值的数据位编码为第二宽度的脉冲，将所述数据包中逻辑值为I的数据位编码为第二宽度的脉冲，其中，所述数据包具有固定位数的数据，且该数据包的位数和发送方正脉冲或负脉冲的个数相对应。举例来说,规定每个数据包包括3位数据，对应3个负脉冲信号，一个完整的数据包无论内容是什么，都必定有3个负脉冲信号，接收方只要数够3个负脉冲信号，就说明数据包已经被完整的发送和接收。需要说明的是，上述数据包中的数据位的逻本文档来自技高网...

【技术保护点】
一种芯片之间的单信号线通信方法，其特征在于，包括：将数据包编码为脉冲组，其中，所述数据包具有固定位数的数据，将所述数据包中逻辑值为第一逻辑值的数据位编码为第一宽度的脉冲，将所述数据包中逻辑值为第二逻辑值的数据位编码为第二宽度的脉冲；发送方通过信号线发送所述脉冲组，所述脉冲组之间间隔指定长度时间；接收方通过所述信号线获取发送方发送的所述脉冲组，对获取到的所述脉冲组进行解码，得到所述数据包。

【技术特征摘要】
1.一种芯片之间的单信号线通信方法，其特征在于，包括: 将数据包编码为脉冲组，其中，所述数据包具有固定位数的数据，将所述数据包中逻辑值为第一逻辑值的数据位编码为第一宽度的脉冲，将所述数据包中逻辑值为第二逻辑值的数据位编码为第二宽度的脉冲； 发送方通过信号线发送所述脉冲组，所述脉冲组之间间隔指定长度时间； 接收方通过所述信号线获取发送方发送的所述脉冲组，对获取到的所述脉冲组进行解码，得到所述数据包。2.根据权利要求1所述的方法，其特征在于，接收方通过所述信号线获取发送方发送的所述脉冲组，对获取到的所述脉冲组进行解码，得到所述数据包: 接收方根据脉冲的个数判断是否接收完成所述发送方发送的所述脉冲组，当接收完成所述发送方发送的所述脉冲组时，立刻向发送方发送相应的响应数据包。3.根据权利要求2所述的方法，其特征在于，所述发送方通过信号线发送所述脉冲组之后还包括: 发送方转入接听状态并开始计时，当在第一阈值时间内未接收到所述接收方发送的所述响应数据包时，发送方重新发送所述脉冲组。4.根据权利要求1 所述的方法，其特征在于，所述脉冲组中上升沿和相邻的下降沿构成一个正脉冲，所述脉冲组中下降沿和相邻的上升沿构成一个负脉冲。5.根据权利要求3或4所述的方法，其特征在于，所述接收方通过所述信号线获取发送方发送的所述脉冲组还包括: 当所述接收方在第二阈值时间内未接收到所述发送方发送的所述脉冲组的下一个脉冲时,停止接收所述脉冲组。6.一种芯片之间的单信号线通信装置，其特征在于，所述装置包括:控制器、编码单元、发送单元、接收单元和解码单元； 所述控制器，用于当有数据包需要发送时，向所述编码单元发送编码指令；当获取到脉冲组时，向所述解码单元发送解码指令； 所述编码单元，用于根据接收到的所述编码指令，将数据包编码为第一脉冲组，其中，所述数据包具有固定位数的数据，将所述数据包中逻辑值为第一逻辑值的数据位编码为第一宽度的脉冲，将所述数据包中逻辑值为第二逻辑值的数据位编码为第二宽度的脉冲；将所述第一脉冲组发送至所述发送单元； 所述发送单元，用于接收所述编码单元发送的所述第一脉冲组，通过信号线向其他芯片发送...

【专利技术属性】
技术研发人员：尹航，王钊，张勇，
申请(专利权)人：无锡中星微电子有限公司，
类型：发明
国别省市：