一种简化的AFDX冗余接收系统及其处理报文的方法技术方案

本发明专利技术公开了一种简化的AFDX冗余接收系统，包括物理层收发器、FPGA模块和CPU模块，所述FPGA模块至少包括一条由报文接收模块和CPU读写端口连接在一起组成的电路；所述CPU模块包括报文检测模块和冗余检查模块；所述物理层收发器与报文检测模块的个数与FPGA模块内的电路条数相匹配；所述物理层收发器、报文接收模块、CPU读写端口和报文检测模块依次连接在一起，所有报文检测模块均与冗余检查模块连接。该冗余接收系统改进后，将现有技术在FPGA模块中进行冗余处理的模块设置到了CPU模块中，提高了FPGA工作的灵活性，降低了FPGA模块的逻辑设计工作量。

【技术实现步骤摘要】
—种简化的AFDX冗余接收系统及其处理报文的方法
本专利技术属于冗余接收系统，具体涉及一种简化的AFDX冗余接收系统及其处理报文的方法。
技术介绍
目前，AFDX是一种新型的机载数据总线，没有现成可用的协议处理芯片，因此AFDX报文的收发都必须经过FPGA模块处理，传统的实现方案采用FE PHY+FPGA+CPU, FPGA主要实现冗余发送与接收，CPU实现协议以及相关配置。在传统的实现方案中，FPGA中实现AFDX报文的冗余接收，使得FPGA的逻辑实现变得比较复杂，逻辑设计工作量大，FPGA成本比较高，欠缺灵活性。
技术实现思路
针对现有技术中的上述不足，本专利技术提供了一种简化的AFDX冗余接收系统及其处理报文的方法，该系统将现有技术在FPGA模块中进行冗余处理的模块设置到了 CPU模块中，提高了 FPGA工作的灵活性，降低了 FPGA模块的逻辑设计工作量。本专利技术提供的一种简化的AFDX冗余接收系统的技术方案为:其包括物理层收发器、FPGA模块和CPU模块，所述FPGA模块包括至少一条由报文接收模块和CPU读写端口连接在一起组成的电路；所述CPU模块包括报文检测模块和本文档来自技高网...

【技术保护点】
一种简化的AFDX冗余接收系统，包括物理层收发器、FPGA模块和CPU模块，其特征在于：所述FPGA模块包括至少一条由报文接收模块和CPU读写端口连接在一起组成的电路；所述CPU模块包括报文检测模块和冗余检查模块；所述物理层收发器与报文检测模块的个数与FPGA模块内的电路条数相匹配；所述物理层收发器、报文接收模块、CPU读写端口和报文检测模块依次连接在一起，所有报文检测模块均与冗余检查模块连接。

【技术特征摘要】
1.一种简化的AFDX冗余接收系统，包括物理层收发器、FPGA模块和CPU模块，其特征在于:所述FPGA模块包括至少一条由报文接收模块和CPU读写端口连接在一起组成的电路；所述CPU模块包括报文检测模块和冗余检查模块；所述物理层收发器与报文检测模块的个数与FPGA模块内的电路条数相匹配； 所述物理层收发器、报文接收模块、CPU读写端口和报文检测模块依次连接在一起，所有报文检测模块均与冗余检查模块连接。2.根据权利要求1所述的简化的AFDX冗余接收系统，其特征在于:所述FPGA模块为FPGA芯片。3.根据权利要I所述的简化的AFDX冗余接收系统，其特征在于:所述FPGA模块包括两条由报文接收模块和CPU读写端口连接在一起组成的电路。4.根据权利要求1-3任...

【专利技术属性】
技术研发人员：刘宇波，苏宗田，
申请(专利权)人：成都金本华科技股份有限公司，
类型：发明
国别省市：