形成高K金属栅极器件的方法技术

本发明专利技术提供一种形成高K金属栅极器件方法，通过使用LPCVD工艺代替热氧化生成的方法形成牺牲氧化层，降低了牺牲氧化层的致密性以及与衬底之间的贴合性，在移除牺牲氧化层时所需要的湿法腐蚀时间会减少并且所使用湿法腐蚀酸的浓度也会降低，从而减少对层间介质层的损伤,并降低了对衬底界面层的负面影响，增加了高K金属栅极与衬底间绝缘性，提高了高K金属栅极器件的载流子迁移率。

Method of forming high K metal gate device

The present invention provides a method of forming a high K metal gate devices, through the use of LPCVD technology to replace the method of thermal oxidation of forming a sacrificial oxide layer, reduces the fit between the density of the sacrificial oxide layer and the substrate, the sacrificial oxide layer is removed in the wet etching time will be reduced and the concentration of wet acid corrosion will be reduced, thus reducing the interlayer dielectric layer damage, and reduce the negative impact on the substrate interface layer, high K metal gate and substrate insulation increases, improve the high carrier mobility of K metal gate devices.

【技术实现步骤摘要】
形成高K金属栅极器件的方法
本专利技术涉及半导体制造领域，且特别涉及一种形成高K金属栅极器件的方法。
技术介绍
随着晶体管尺寸的不断缩小，高K金属栅极(HKMG)技术几乎已经成为45纳米以下级别制程的必备技术。不过在制作HKMG结构晶体管的工艺方面，业内却存在两大各自固执己见的不同阵营，分别是以IBM为代表的前栅极(Gate-first)工艺流派和以Intel为代表的后栅极(Gate-last)工艺流派,尽管两大阵营均自称只有自己的工艺才是最适合制作HKMG晶体管的技术，但一般来说使用Gate-first工艺实现HKMG结构的难点在于如何控制沟道金属氧化物半导体管的门限电压；而Gate-1ast工艺的难点则在于工艺较复杂，芯片的管芯密度同等条件下要比Gate-first工艺低，需要设计方积极配合修改电路设计才可以达到与Gate-first工艺相同的管芯密度级别。不管使用Gate-first和Gate-1ast哪一种工艺,制造出的高介电(high_k)绝绝缘层对提升晶体管的性能均有重大的意义。high-k技术不仅能够大幅减小栅极的漏电量，而且由于high-k绝缘层的等效氧化物厚度较薄，因此还能有效降低栅极电容。这样晶体管的关键尺寸便能得到进一步的缩小，而管子的驱动能力也能得到有效的改善。不过采用high-k绝缘层的晶体管与采用硅氧化物绝缘层的晶体管相比，在改善沟道载流子迁移率方面稍有不利。现有的高K金属栅极器件的制作工艺的主要步骤如下:提供半导体衬底；使用热氧化工艺方法形成牺牲氧化层；在牺牲氧化层上生长多晶硅层；通过干法刻蚀形成多晶硅虚拟栅极结构；在多晶硅虚拟栅极的两侧形成侧墙，衬底上形成源/漏极，生长层间介电层；通过干法蚀刻去除多晶硅虚拟栅极结构中的多晶硅层；通过湿法腐蚀去除多晶硅虚拟栅极结构中的牺牲氧化层；生长栅极氧化层；形成高K金属栅极。在上述工艺步骤中，由于在多晶硅虚拟栅极结构的多晶硅层去除之后，需要用湿法腐蚀移除热氧化工艺方法形成的牺牲氧化层，而热氧化工艺方法形成的牺牲氧化层的材质致密性高，与衬底硅贴合紧密，不易移除，需要使用高浓度和长时间的湿法腐蚀酸液浸泡，由此损害层间介质层与衬底界面层，从而降低后续形成的栅极氧化层的绝缘性，改善沟道载流子迁移率，进而影响器件的性能。
技术实现思路
本专利技术的目的在于提供一种形成高K金属栅极器件的方法，能够较容易地去除先前形成的多晶硅虚拟栅极结构中的牺牲氧化层，降低湿法腐蚀造成的衬底界面损伤，改善沟道载流子迁移率。为了实现上述目的，本专利技术提出一种形成高K金属栅极器件的方法，包括步骤:提供半导体衬底，采用LPCVD工艺在所述半导体衬底上形成牺牲氧化层；在所述牺牲氧化层上形成多晶硅层；依次刻蚀所述多晶硅层、牺牲氧化层，形成由剩余的牺牲氧化层和多晶硅层堆叠的多晶硅虚拟栅极结构；在所述的多晶硅虚拟栅极的两侧形成侧墙；对所述多晶硅虚拟栅极结构两侧的半导体衬底进行源/漏极离子注入，形成源/漏极；在所述半导体衬底上形成层间介电层，所述层间介电层暴露出所述侧墙及多晶硅虚拟栅极结构的顶部；依次移除所述多晶硅虚拟栅极结构中的多晶硅层和牺牲氧化层，形成一开口 ；在所述开口中依次填充氧化层、高K介质层和金属层，形成高K金属栅极结构。进一步地，所述牺牲氧化层是氧化硅，厚度为5?25埃。进一步地，所述LPCVD工艺的气压为3?8torr、温度为380?500摄氏度、反应物为TEOS 和 O3。进一步地，所述刻蚀多晶硅层的方法为干法刻蚀。进一步地，所述侧墙层的材质为氮化物。进一步地，所述的侧墙层厚度为20?40埃。进一步地，移除所述多晶硅虚拟栅极结构时，依次采用干法刻工艺蚀移除多晶硅层和湿法腐蚀工艺移除所述多晶硅虚拟栅极结构中的剩余的牺牲氧化层。进一步地，所述湿法腐蚀工艺中采用的腐蚀液HF (氢氟酸)与NH4F (氟化铵)，浓度比为3:6?1:20，反应时间为Is?50s ；进一步地，采用热氧化工艺或化学气相沉积工艺在所述开口中填充氧化层。进一步地，所述氧化层的厚度为5?25埃。进一步地，所述高K介质层的厚度为5?25埃。进一步地，所述金属栅极的材质的材料包括镍、钼、金、钴、铜、钽、钥、钨、锆及锌的一种或几种。与现有技术相比，本专利技术所述的一种形成高K金属栅极器件方法的有益效果主要表现在:通过使用LPCVD工艺代替热氧化生成的方法形成牺牲氧化层，降低了牺牲氧化层的致密性以及与衬底之间的贴合性，在移除牺牲氧化层时所需要的湿法腐蚀时间会减少并且所使用湿法腐蚀酸的浓度也会降低，从而大大降低了对衬底界面层的负面影响，增加了高K金属栅极与衬底间绝缘性，提高了高K金属栅极器件的载流子迁移率。【附图说明】图1为本专利技术的形成高K金属栅极器件方法的步骤图；图2为包括衬底及衬底上牺牲氧化层和隔离结构的器件剖面结构示意图；图3为形成多晶硅虚拟栅极结构、侧墙、源/漏极和层间介电层后的器件剖面结构示意图；图4为移除多晶硅虚拟栅极结构中多晶硅层和剩余牺牲氧化层后的器件剖面结构示意图；图5为移除牺牲氧化层后的器件剖面结构示意图；图6为生成栅极氧化层和形成高K金属栅极后的器件剖面结构示意图。【具体实施方式】下面结合附图对专利技术作进一步的描述。请参考图1，图1是本专利技术的形成高K金属栅极器件方法的步骤图，包括步骤如下:步骤SlOl:提供半导体衬底，在半导体衬底上使用LPCVD形成牺牲氧化层，在半导体衬底中形成隔离结构；请参照图2，所述半导体衬底I可以为体硅衬底或在绝缘体上硅衬底；在所述半导体衬底I上形成牺牲氧化层4的方法为LPCVD (低压化学气相沉积)，反应物为TEOS和03，反应温度为380~500度，反应压强为3~8torr ;由于本专利技术是采用LPCVD工艺使TEOS和O3反应生成牺牲氧化层沉 积到衬底I表面，而现有技术是采用热氧化工艺使O2和衬底表面直接反应生成牺牲氧化层，因而本专利技术采用的LPCVD工艺生成的牺牲氧化层4的密度、硬度以及其与衬底界面的贴合度均较现有技术中热氧化工艺形成的牺牲氧化层低；请参照图2，再对半导体衬底I依次进行光刻胶涂覆、曝光、刻蚀、沉积等常规的隔离结构制作工艺，形成包含衬氧化层2和绝缘层3的隔离结构，在此不再赘述；其中，所述隔离结构可以为浅沟槽隔离结构(STI)。步骤S102:在牺牲氧化层上生长多晶硅层；请参照图3，在牺牲氧化层4上生成一层多晶硅层，为后续做虚拟栅极做准备。所述生成多晶硅层的方法为LPCVD(低压化学气相沉积)，反应气体为SiH4反应温度为580-630摄氏度，反应压强为13.3~26.6Pa ；步骤S103:刻蚀多晶硅层、牺牲氧化层，形成由剩余的牺牲氧化层和多晶硅层堆叠的多晶硅虚拟栅极结构；请参考图3，通过光刻胶涂覆、曝光、显影等光刻工艺，形成用于形成金属栅极的图案化的光刻胶，然后以图案化的光刻胶层为掩膜，对所述多晶硅层和所述牺牲氧化层进行刻蚀形成由剩余的牺牲氧化层和多晶硅层堆叠的多晶硅虚拟栅极结构8。步骤S104:在所述的多晶硅虚拟栅极的两侧形成侧墙；请参考图3，在所述多晶硅层虚拟栅极的两侧形成侧墙7，所述侧墙7的材质通常是氮化物或者氧化物-氮化物双层结构。步骤S105:对所述多晶硅虚拟栅极结构两侧的半导体衬底进行源/漏极离子注入，形成源/漏极；请参考图3，本文档来自技高网...

【技术保护点】
一种形成高K金属栅极器件的方法，其特征在于，包括：提供半导体衬底，采用LPCVD工艺在所述半导体衬底上形成牺牲氧化层；在所述牺牲氧化层上形成多晶硅层；依次刻蚀所述多晶硅层、牺牲氧化层，形成由剩余的牺牲氧化层和多晶硅层堆叠的多晶硅虚拟栅极结构；在所述的多晶硅虚拟栅极的两侧形成侧墙；对所述多晶硅虚拟栅极结构两侧的半导体衬底进行源/漏极离子注入,形成源/漏极；在所述半导体衬底上形成层间介电层，所述层间介电层暴露出所述侧墙及多晶硅虚拟栅极结构的顶部；依次移除所述多晶硅虚拟栅极结构中的多晶硅层和牺牲氧化层，采形成一开口；在所述开口中依次填充氧化层、高K介质层和金属层，形成高K金属栅极结构。

【技术特征摘要】
1.一种形成高K金属栅极器件的方法，其特征在于，包括: 提供半导体衬底，采用LPCVD工艺在所述半导体衬底上形成牺牲氧化层； 在所述牺牲氧化层上形成多晶硅层； 依次刻蚀所述多晶硅层、牺牲氧化层，形成由剩余的牺牲氧化层和多晶硅层堆叠的多晶硅虚拟栅极结构； 在所述的多晶硅虚拟栅极的两侧形成侧墙； 对所述多晶硅虚拟栅极结构两侧的半导体衬底进行源/漏极离子注入，形成源/漏极； 在所述半导体衬底上形成层间介电层，所述层间介电层暴露出所述侧墙及多晶硅虚拟栅极结构的顶部； 依次移除所述多晶硅虚拟栅极结构中的多晶硅层和牺牲氧化层，采形成一开口 ； 在所述开口中依次填充氧化层、高K介质层和金属层，形成高K金属栅极结构。2.如权利要求1所述的形成高K金属栅极器件的方法，其特征在于:所述牺牲氧化层是氧化硅，厚度为5?25埃。3.如权利要求1所述的形成高K金属栅极器件的方法，其特征在于:所述LPCVD工艺的气压为3?8torr、温度为380?500摄氏度、反应物为TEOS和03。4.如权利要求1所述的形成高K金属栅极器件的方法，其特征在于:所述刻蚀多晶硅层的方法为干法刻蚀。5.如权利要求1所述...

【专利技术属性】
技术研发人员：谢欣云，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：