一种采用虚设栅极制造半导体器件的方法技术

本发明专利技术提供一种采用虚设栅极制造半导体器件的方法，包括步骤：提供半导体衬底，所述衬底包括第一区域和第二区域；在所述第一区域的衬底上形成第一虚设栅极，在所述第二区域的衬底上形成第二虚设栅极，所述第一虚设栅极和第二虚设栅极包括依次堆栈的栅极介电层、覆盖层、栅极阻挡层和栅极电极层；在所述衬底中形成源漏极；采用湿法蚀刻去除所述第一虚设栅极的栅极电极层以形成沟槽；填充所述沟槽形成金属栅极。该方法可以消除在虚设栅极替换的工艺中因刻蚀等步骤对层间介电层（ILD）的表面造成的凹陷，并可以获得更大的操作范围，从而使器件的性能和半导体器件的工艺过程得到改善。

Method for fabricating semiconductor device by dummy gate

The present invention provides a method of manufacturing a semiconductor device with dummy gate comprises the steps of: providing a semiconductor substrate, the substrate including a first region and a second region; a first dummy gate electrode is formed on the first substrate region, forming second dummy gate electrode on a substrate of the second region, the first dummy gate and second dummy gate includes a stack gate dielectric layer and a covering layer, a gate barrier layer and a gate electrode layer; a source drain electrode formed on the substrate; a gate electrode layer by wet etching to remove the first dummy gate to form a trench; filling the trench to form a metal gate. This method can eliminate the process of replacement in the dummy gate because the etching steps on the interlayer dielectric layer (ILD) of the surface caused by the depression, and can obtain larger operating range, so that the process of the performance of the device and the semiconductor device is improved.

【技术实现步骤摘要】
一种采用虚设栅极制造半导体器件的方法
本专利技术是涉及一种半导体制造
，更确切的说，本专利技术涉及一种采用虚设栅极制造半导体器件的方法。
技术介绍
在使用虚设栅极制造半导体器件的过程中，通常包括在衬底上形成虚设栅极、源极漏极，然后去除虚设栅极上的相应部分并填充因移除虚设栅极该部分而产生的沟槽以形成栅极等一系列的步骤。在这一系列的步骤中，虚设栅极相应部分的去除是一个极为关键的步骤。通常情况下使用干刻蚀在去除虚设栅极上的栅极电极层，但是该步骤中的干刻蚀往往会对器件造成不必要的损伤，特别会使层间介电层的表面形成凹陷，从而对所制造的器件的性能造成影响。但是目前采用虚设栅极制造半导体器件的工艺中没有方法来克服上述问题。
技术实现思路
鉴于以上问题，本专利技术提供一种采用虚设栅极制造半导体器件的方法，包括步骤：提供半导体衬底，所述衬底包括第一区域和第二区域；在所述第一区域的衬底上形成第一虚设栅极，在所述第二区域的衬底上形成第二虚设栅极，所述第一虚设栅极和第二虚设栅极包括依次堆栈的栅极介电层、覆盖层、栅极阻挡层和栅极电极层；在所述衬底中形成源漏极；采用湿法蚀刻去除所述第一虚设栅极的栅极电极层以形成沟槽；填充所述沟槽形成金属栅极。进一步，还包括形成源漏极之后形成ILD于所述衬底和所述第一和第二虚设栅极上以及平坦化所述ILD以暴露所述第一虚设栅极和第二虚设栅极的步骤。进一步，还包括在所述平坦化步骤后形成ILD阻挡层于所述第二区域的ILD上和所述第二虚设栅极上。进一步，形成ILD阻挡层于所述第二区域的ILD上和所述第二虚设栅极上,包括步骤：形成ILD阻挡层于所述第一区域的ILD上和所述第一虚设栅极上和第二区域的ILD上和所述第二虚设栅极上；去除所述第一区域的ILD上和所述第一虚设栅极上的ILD阻挡层。进一步，还包括在形成所述沟槽后去除所述第二区域ILD上和所述第二虚设栅极上的ILD阻挡层的步骤。进一步，使用SiN形成所述栅极电极层。进一步，使用TaN或AlN形成所述栅极阻挡层。进一步，使用TiN、TaN或AlN形成所述ILD阻挡层。进一步，ILD阻挡层的去除是干刻蚀或湿刻蚀的方法。进一步，所述湿刻蚀的方法包括使用SC-1。进一步，所述湿刻蚀使用H3PO4或HF。进一步，所形成的ILD阻挡层具有10-500埃的厚度。进一步，还包括在所述去除所述第一区域的ILD上和第一虚设栅极上的ILD阻挡层步骤之前执行光刻胶层图案化步骤。进一步，还包括在所述光刻胶层和所述ILD阻挡层之间形成BARC。进一步，还包括在所述衬底和所述虚设栅极之间形成界面层。进一步，使用高K材料形成所述栅极介电层。进一步，还包括在形成虚设栅极之后，在所述虚设栅极的侧壁和衬底上形成偏移侧墙和间隙壁的步骤。本专利技术的虚设栅极制造半导体器件的方法可以消除在虚设栅极替换的工艺中因刻蚀等步骤对层间介电层（ILD）的表面造成的凹陷，并可以获得更大的操作范围，从而使器件的性能和半导体器件的工艺过程得到改善。附图说明图1-7是本专利技术各个工艺步骤的器件剖面图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的采用虚设栅极制造半导体器件的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合接下来，将结合附图更加完整地描述本专利技术。参照图1。首先，提供半导体衬底200。包括第一区域和第二区域，所述第一区域可以为PMOS区域，所述第二区域可以为NMOS区域。所述衬底可以为以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构。在本专利技术的实施例中，所述衬底可以是Si衬底，其还可以包括在Si上的界面层，图中未示出。在一个实施例中通过快速热氧化工艺（RTO）或原子层沉积工艺（ALD）来形成具有5-10埃的SiO2界面层。然后在该衬底上形成栅极介电层201，可以选用高K材料来形成所述栅极介电层，例如用在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。所述形成栅极介电层的方法可以是物理气相沉积工艺或原子层沉积工艺(ALD)。在本专利技术的实施例中，在所述SiO2界面层上形成HfAION栅极介电层，其厚度为15到60埃。之后，在栅极介电层201上形成栅极堆栈结构的覆盖层202，可以是ALD所形成的TiN或TaN的覆盖层。之后在覆盖层202上形成栅极阻挡层203。可以是TaN或AlN的栅极阻挡层。可以沉积来形成该栅极阻挡层。沉积的方法可以是原子层沉积法（ALD）,物理气相沉积法（PVD）,化学气相沉积法（CVD）等方法。在本专利技术的一个实施例中，在UHV/CVD反应腔中进行TaN或AlN栅极阻挡层的沉积，所选择的工艺条件包括压强为1-100乇，温度为500-1000摄氏度。之后在栅极阻挡层203上形成栅极电极层300。在本专利技术的一个实施例中形成SiN的栅极电极层。可以使用的方法可以是化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)等。然后，可以使用光刻工艺对以上步骤所形成的界面层、栅极介电层201、覆盖层202、栅极阻挡层203和栅极电极层300进行图案化处理以形成堆栈的虚设栅极结构。具体来说，具有在第一区域的衬底上形成的第一虚设栅极和在第二区域的衬底上形成的第二虚设栅极，其均具有堆栈的结构，依次为栅极介电层、覆盖层、栅极阻挡层和栅极电极层。如图2所示。还可以进行形成偏移侧墙（offsetspacer）211的步骤。偏移侧墙的材料可以是氮化硅，氧化硅或者氮氧化硅等绝缘材料。偏移侧墙可以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。形成偏移侧墙的工艺可以是化学气相沉积。在一个实施例中所形成的偏移侧墙的厚度可以小到80埃。以及形成轻掺杂源极／漏极(LDD)于栅极结构任一侧的衬底中的步骤。所述形成LDD的方法可以是离子注入工艺或扩散工艺。LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。以及在衬底200和上述步骤所形成的偏移侧墙上形成间隙壁（Spa本文档来自技高网...

【技术保护点】
一种采用虚设栅极制造半导体器件的方法，包括步骤：a)提供半导体衬底，所述衬底包括第一区域和第二区域；b)在所述第一区域的衬底上形成第一虚设栅极，在所述第二区域的衬底上形成第二虚设栅极，所述第一虚设栅极和第二虚设栅极包括依次堆栈的栅极介电层、覆盖层、栅极阻挡层和栅极电极层；c)在所述衬底中形成源漏极；d)采用湿法蚀刻去除所述第一虚设栅极的栅极电极层以形成沟槽；e)填充所述沟槽形成金属栅极。

【技术特征摘要】
1.一种采用虚设栅极制造半导体器件的方法，包括步骤：a)提供半导体衬底，所述衬底包括第一区域和第二区域；b)在所述第一区域的衬底上形成第一虚设栅极，在所述第二区域的衬底上形成第二虚设栅极，所述第一虚设栅极和第二虚设栅极包括依次堆栈的栅极介电层、覆盖层、栅极阻挡层和栅极电极层；c)在所述衬底中形成源漏极，形成ILD于所述衬底和所述第一和第二虚设栅极上以及平坦化所述ILD以暴露所述第一虚设栅极和第二虚设栅极，形成ILD阻挡层于所述第一区域的ILD上和所述第一虚设栅极上和第二区域的ILD上和所述第二虚设栅极上，去除所述第一区域的ILD上和所述第一虚设栅极上的ILD阻挡层，以形成ILD阻挡层于所述第二区域的ILD上和所述第二虚设栅极上；d)采用湿法蚀刻去除所述第一虚设栅极的栅极电极层以形成沟槽；e)填充所述沟槽形成金属栅极。2.根据权利要求1所述的方法，还包括在形成所述沟槽后去除所述第二区域ILD上和所述第二虚设栅极上的ILD阻挡层的步骤。3.根据权利要求1所述的方法，其中使用SiN形成所述栅极电极层。4.根据权利要求1所述的方法，其中使用T...

【专利技术属性】
技术研发人员：张海洋，孟晓莹，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：