半导体集成器件及其制作方法技术

本发明专利技术的实施例公开了一种半导体集成器件及其制作方法，该方法包括：提供半导体衬底，在衬底表面上形成第一栅介质层；在第一栅介质层表面上形成替代栅电极层和源/漏极、与替代栅电极层顶部齐平的层间介质层；以层间介质层为掩膜，去除替代栅电极层，形成第一沟槽和第二沟槽；覆盖第一沟槽底部的第一栅介质层，去除第二沟槽底部的第一栅介质层材料；在第二沟槽底部形成第二栅介质层，第二栅介质层的厚度小于第一栅介质层的厚度；形成金属栅极。本发明专利技术在衬底表面得到了厚度较大的第一栅介质层和厚度较小的第二栅介质层，满足了不同器件对栅介质层厚度的要求，从而可将IO器件的制作工艺与核心器件的HKMG工艺集成。

【技术实现步骤摘要】
半导体集成器件及其制作方法
本专利技术涉及半导体
，尤其涉及一种半导体集成器件及其制作方法。
技术介绍
随着半导体工艺技术节点的降低，传统的二氧化硅栅介质层和多晶硅栅电极层的MOS器件出现了漏电量增加和栅电极层损耗等问题，为解决该问题，现有技术中提出了采用高K材料代替二氧化硅制作栅介质层，采用金属材料代替多晶硅制作栅电极层（简称高K金属栅，HKMG）。下面以美国专利US6664195中提供的“后栅极”工艺形成金属栅极的方法为例，说明HKMG的形成过程，包括：提供半导体衬底，所述半导体衬底上形成有替代栅结构、及位于所述半导体衬底上覆盖所述替代栅结构的层间介质层；以所述替代栅结构作为停止层，对所述层间介质层进行化学机械研磨工艺（CMP）；除去所述替代栅结构后形成沟槽；在沟槽底部形成界面层，在界面层表面上形成高K介质层，所述界面层一般为氧化硅；再通过PVD方法在所述沟槽内的高K介质层上形成金属层，且将金属层填充满沟槽，以形成栅金属层；用化学机械研磨法研磨栅金属层至露出层间介质层，形成金属栅极。采用HKMG工艺解决了传统MOS器件的漏电量高等问题，但是将HKMG工艺制作的半导体器件整合本文档来自技高网...

【技术保护点】
一种半导体集成器件制作方法，其特征在于，包括：提供半导体衬底，在所述衬底表面内形成第一有源区、第二有源区和隔离区，在所述衬底表面上形成第一栅介质层；在所述第一栅介质层表面上形成替代栅电极层；以替代栅电极层为掩膜，在衬底表面内形成源/漏极；在衬底表面上形成层间介质层，且所述层间介质层表面与替代栅电极层顶部齐平；以所述层间介质层为掩膜，去除所述替代栅电极层，形成沟槽，位于所述第一有源区上方的沟槽为第一沟槽，位于第二有源区上方的沟槽为第二沟槽；在所述第一沟槽上方形成第一阻挡层，以所述第一阻挡层为掩膜，去除第二沟槽底部的第一栅介质层材料；在第二沟槽底部形成第二栅介质层，所述第二栅介质层的厚度小于所述第...

【技术特征摘要】
1.一种半导体集成器件制作方法，其特征在于，包括：提供半导体衬底，在所述衬底表面内形成第一有源区、第二有源区和隔离区，在所述衬底表面上形成第一栅介质层；在所述第一栅介质层表面上形成替代栅电极层；以替代栅电极层为掩膜，在衬底表面内形成源/漏极；在衬底表面上形成层间介质层，且所述层间介质层表面与替代栅电极层顶部齐平；以所述层间介质层为掩膜，去除所述替代栅电极层，形成沟槽，位于所述第一有源区上方的沟槽为第一沟槽，位于第二有源区上方的沟槽为第二沟槽；在所述第一沟槽上方形成第一阻挡层，以所述第一阻挡层为掩膜，去除第二沟槽底部的第一栅介质层材料；所述在衬底表面上形成第二栅介质层之前，还包括：去除所述第一阻挡层；在第二沟槽底部形成第二栅介质层，所述第二栅介质层的厚度小于所述第一栅介质层的厚度；在所述第一沟槽和第二沟槽区域形成金属栅极；填充所述沟槽，形成金属栅极的过程为：在所述沟槽的底部和侧壁形成高K介质层；在所述高K介质层表面形成栅金属层，所述栅金属层填满所述沟槽；去除所述层间介质层表面上的栅金属层材料和高K介质层材料，使所述层间介质层表面齐平，得到所述金属栅极。2.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述第一有源区为IO器件的有源区，所述第二有源区为采用HKMG工艺制作的器件的有源区。3.根据权利要求2所述的半导体集成器件制作方法，其特征在于，所述第一栅介质层的厚度为1nm-6nm。4.根据权利要求3所述的半导体集成器件制作方法，其特征在于，所述第二栅介质层的厚度为0.1nm-1nm。5.根据权利要求2所述的半导体集成器件制作方法，其特征在于，所述在所述衬底表面上形成第一栅介质层的工艺为热氧化工艺，所述在衬底表面上形成...

【专利技术属性】
技术研发人员：王文博，卜伟海，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：