形成FinFET栅介质层的方法和形成FinFET的方法技术

本发明专利技术公开了一种形成FinFET栅介质层的方法及形成FinFET的方法，在半导体鳍状物表面外延单晶硅后，在氘与惰性气体的混合气体氛围下进行退火，以得到过渡层，解决了栅介质层材料与半导体鳍状物材料之间的晶格失配的问题，并且使得半导体鳍状物表面的粗糙度降低，避免了电荷捕获陷阱的产生，进而提高了半导体器件的性能。

【技术实现步骤摘要】
形成FinFET栅介质层的方法和形成FinFET的方法
本专利技术涉及半导体制造
，尤其涉及一种形成FinFET（FinField-effecttransistor，鳍式场效晶体管）栅介质层的方法以及形成FinFET的方法。
技术介绍
随着半导体技术的发展，作为其发展标志之一的金属氧化物半导体晶体管(MOSFET)的特征尺寸一直遵循摩尔定律不断缩小。为了适应集成电路小型化和高性能的要求，近些年来，三维集成技术得到广泛重视，以MOS为例，即发展出水平多面栅结构、纵向多面栅结构等三维结构。三维结构的多面栅MOSFET可根据栅与衬底平行或是垂直的位置关系直观的分为水平多面栅MOSFET(PlanarDG)以及纵向多面栅MOSFET。另外，根据电流流向与衬底的关系纵向多面栅MOSFET又分为FinFET（FinField-effecttransistor，鳍式场效晶体管）结构(电流方向平行于衬底)和Sidewall结构(电流方向垂直于衬底)。图1a~图1d示出了典型的FinFET结构制造流程，如图1a所示，在半导体衬底10上沉积半导体层11，并在半导体层11上形成图案化的硬掩膜层12，图案化的硬掩膜层12如氮化硅层对应半导体鳍状物的位置；参照图1b，利用干法刻蚀，以图案化的硬掩膜层12为屏蔽刻蚀半导体层11，以形成半导体鳍状物11’；如图1c所示，对所得结构进行热氧化，以在半导体鳍状物11’表面以及半导体衬底10表面生成氧化物13，并以半导体鳍状物11’表面的氧化物13作为栅介质层13；最后，如图1d所示，在半导体衬底10上沉积多晶硅层14以形成栅极14。基于减少半导体器件尤其是场效应管由于尺寸缩小所带来的漏电流现象的考虑，传统使用的栅介质层材料如二氧化硅、氮氧化硅等只能通过增加厚度来抑制漏电流，因此，现有技术中通常使用高介电常数材料（high-K），如二氧化铪作为栅介质层，以替代传统使用的二氧化硅、氮氧化硅等栅介质层材料。在实际应用中，栅介质层的材料，尤其诸如二氧化铪类的高介电常数材料与半导体鳍状物（一般为硅材料）之间存在严重的晶格失配问题，因此需要引入过渡层以使得栅介质层与硅之间形成晶格匹配；再者，半导体鳍状物表面的粗糙度过高亦会使得过渡层及栅介质层产生缺陷，形成电荷捕获陷阱（chargetrappingcenter），进而影响器件性能。因此，如何在FinFET中形成栅介质层与半导体鳍状物之间的过渡层，以及改善半导体鳍状物表面粗糙度成为了亟待解决的问题。
技术实现思路
鉴于此，本专利技术提供了一种形成FinFET栅介质层的方法和形成FinFET的方法，以解决现有技术中栅介质层与半导体鳍状物之间的晶格失配，以及半导体鳍状物表面粗糙的问题。本专利技术采用了如下技术手段：一种形成FinFET栅介质层的方法，包括：提供形成有半导体鳍状物的半导体衬底；在所述半导体鳍状物表面外延生成单晶硅层，并在氘与惰性气体的混合气体氛围下，对半导体衬底进行退火，以在所述半导体鳍状物表面形成过渡层；在半导体衬底表面以及过渡层表面形成栅介质层。进一步，通过紫外线分子外延在所述半导体鳍状物表面形成单晶硅层，所述单晶硅层的厚度为1nm至10nm，所述紫外线分子外延的温度为700至800摄氏度。进一步，所述惰性气体为氖、氙、氩中的一种或二种及两种以上的组合。进一步，所述退火的温度为700至800摄氏度，所述混合气体的流速为0.1至10升每分钟。进一步，所述半导体鳍状物的材料为单晶硅，所述栅介质层的材料为二氧化铪。本专利技术还提供了一种形成FinFET的方法，包括：提供半导体衬底；在所述半导体衬底上形成半导体层，并预定义半导体鳍状物位置；在所述半导体层上形成图案化硬掩膜，所述图案化硬掩膜对应所述半导体鳍状物位置；以所述图案化硬掩膜作为屏蔽，干法刻蚀所述半导体层，以形成半导体鳍状物；在所述半导体鳍状物表面外延生成单晶硅层，并在氘与惰性气体的混合气体氛围下，对半导体衬底进行退火，以在所述半导体鳍状物表面形成过渡层；在半导体衬底表面以及过渡层表面形成栅介质层；沉积多晶硅层形成栅极。进一步，通过紫外线分子外延在所述半导体鳍状物表面形成单晶硅层，所述单晶硅层的厚度为1nm至10nm，所述紫外线分子外延的温度为700至800摄氏度。进一步，所述惰性气体为氖、氙、氩中的一种或二种及两种以上的组合。进一步，所述退火的温度为700至800摄氏度，所述混合气体的流速为0.1至10升每分钟。进一步，所述半导体鳍状物的材料为单晶硅，所述栅介质层的材料为二氧化铪。采用本专利技术提供的形成FinFET栅介质层的方法及形成FinFET的方法，在半导体鳍状物表面外延单晶硅后在氘与惰性气体的混合气体氛围下，进行退火以得到过渡层，解决了栅介质层材料与半导体鳍状物材料之间的晶格失配的问题，并且由于惰性气体辅助退火可以有效降低硅晶体表面原子的活性，提高稳定性，避免形成表面悬挂键及与氢氧等离子形成不稳定价键，使得半导体鳍状物表面的粗糙度降低，避免了电荷捕获陷阱的产生，进而提高了半导体器件的性能。附图说明图1a~图1d为现有技术中形成FinFET结构的方法流程结构示意图；图2为本专利技术一种形成FinFET栅介质层的方法流程图；图3a~图3d为本专利技术形成FinFET结构的方法流程结构示意图。具体实施方式为了结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。如图2所示的本专利技术一种形成FinFET栅介质层的方法，包括：提供形成有半导体鳍状物的半导体衬底；在所述半导体鳍状物表面外延生成单晶硅层，并在氘与惰性气体的混合气体氛围下，对半导体衬底进行退火，以在所述半导体鳍状物表面形成过渡层；在半导体衬底表面以及过渡层表面形成栅介质层。为了具体阐述本专利技术的机制，作为本专利技术公开的一种形成FinFET方法的典型实施例，结合图3a~图3d，对形成FinFET的方法进行详细描述。如图3a所示，提供半导体衬底20，半导体衬底20上形成半导体层21，并预定义半导体鳍状物位置；在半导体层21上形成图案化硬掩膜22，图案化硬掩膜对应半导体鳍状物位置；以图案化硬掩膜22作为屏蔽，干法刻蚀半导体层21，以形成半导体鳍状物21（为表达工艺上的连贯性，仍以21标记半导体鳍状物），其中作为优选的，硬掩膜22的材料优选为氮化硅，半导体层21的材料优选为单晶硅；如图3b所示，去除图案化硬掩膜22，通过紫外线分子外延在半导体鳍状物21表面形成单晶硅层（未示出），并在氘与惰性气体的混合气体氛围下，对半导体衬底20进行退火，以在半导体鳍状物21表面形成过渡层23，作为优选的，单晶硅层的厚度为1nm至10nm，紫外线分子外延的温度为700至800摄氏度，混合气体中的惰性气体为氖、氙、氩中的一种或二种及两种以上的组合，退火的温度为700至800摄氏度，混合气体的流速为0.1至10升每分钟；参照图3c，在半导体衬底20表面以及过渡层23表面形成栅介质层24，本领域技术人员可根据现有技术，如热氧化、化学气相沉积形成常规的栅介质层材料后刻蚀等技术手段形成栅介质层，在此不再赘述；其中，栅介质层材料可以是如二氧化硅、氮氧化硅等传统材料，亦或高介电常数栅介质层材料如二氧化铪等，作为优选的，本实施例选用二氧化铪作为栅介质本文档来自技高网...

【技术保护点】
一种形成FinFET栅介质层的方法，包括：提供形成有半导体鳍状物的半导体衬底；在所述半导体鳍状物表面外延生成单晶硅层，并在氘与惰性气体的混合气体氛围下，对半导体衬底进行退火，以在所述半导体鳍状物表面形成过渡层；在半导体衬底表面以及过渡层表面形成栅介质层。

【技术特征摘要】
1.一种形成FinFET栅介质层的方法，包括：提供形成有半导体鳍状物的半导体衬底；在所述半导体鳍状物表面外延生成单晶硅层，并在氘与惰性气体的混合气体氛围下，对半导体衬底进行退火，以在所述半导体鳍状物表面形成过渡层；在半导体衬底表面以及过渡层表面形成栅介质层。2.根据权利要求1所述的方法，其特征在于，通过紫外线分子外延在所述半导体鳍状物表面形成单晶硅层，所述单晶硅层的厚度为1nm至10nm，所述紫外线分子外延的温度为700至800摄氏度。3.根据权利要求1所述的方法，其特征在于，所述惰性气体为氖、氙、氩中的一种或两种以上的组合。4.根据权利要求1所述的方法，其特征在于，所述退火的温度为700至800摄氏度，所述混合气体的流速为0.1至10升每分钟。5.根据权利要求1所述的方法，其特征在于，所述半导体鳍状物的材料为单晶硅，所述栅介质层的材料为二氧化铪。6.一种形成FinFET的方法，包括：提供半导体衬底；在所述半导体衬底上形成半导体层，并预定义半导体...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：