垂直存储器件及其制造方法技术

提供了一种垂直存储器件及其制造方法，所述垂直存储器件能够使单元尺寸最小化、并且改善电流驱动能力。所述垂直存储器件包括公共源极区和形成在所述公共源极区上、并且沿着第一方向延伸的源极区。沟道区形成在每个源极区上，所述沟道区沿着第一方向延伸。沟槽形成在沟道区之间。漏极区形成在每个沟道区上。导电层形成在每个沟道区的侧面上，所述导电层沿着第一方向延伸。数据储存材料形成在每个漏极区上。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2012年6月19日向韩国专利局提交的申请号为10-2012-0065803和10-2012-0065804的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术构思涉及一种半导体器件，更具体而言，涉及一种。
技术介绍
便携式数字器件的分布率日益增加，并且已经对以有限的尺寸建立用以高速处理大容量的数据的超高集成、超高速率以及超低功率的存储器件有了需求。已经对垂直存储器件进行了积极研究以满足这些需求。近来，垂直结构被引入了作为下一代存储器件备受关注的阻变存储器件中 。阻变存储器件是经由存取元件来选择存储器单元、改变与存取元件电连接的数据储存材料的电阻状态、以及储存数据的一种器件。作为阻变存储器件典型地有相变随机存取存储器(PRAM)、电阻 RAM (ReRAM)JI^lRAM (MRAM)等。可以采用二极管或晶体管作为阻变存储器件的存取元件。具体地，晶体管的阈值电压与二极管相比被控制得较低，因而晶体管的操作电压可以被减小，并且晶体管作为阻变存储器件的存取元件因应用垂直结构已经再次受到关注。更确切地说，由于必须对二极管施加1.1V或更大的电压，所以在减小二极管的操作电压上存在限制。另外，当二极管形成在字线上时，字线的电阻根据单元的位置而变化，从而引起字线跳跃。由于在相关领域中的晶体管形成为水平结构，所以减小率受到限制。然而，垂直晶体管可以充分保证在有限的沟道区域中的电流驱动能力。
技术实现思路
一种示例性垂直存储器件可以包括:公共源极区；源极区，所述源极区形成在公共源极区上并且沿着第一方向延伸；沟道区，所述沟道区形成在每个源极区上并且沿着第一方向延伸；沟槽，所述沟槽形成在沟道区之间；漏极区，所述漏极区形成在每个沟道区上；导电层，所述导电层形成在每个沟道区的侧面并且沿着第一方向延伸；以及数据储存材料，所述数据储存材料形成在每个漏极区上。一种制造垂直存储器件的方法可以包括以下步骤:在半导体衬底上顺序形成第一结区、沟道区、以及第二结区；将第二结区、沟道区、以及第一结区的一部分沿着第一方向线图案化，以形成线图案结构；在线图案结构的外侧壁上形成由第一绝缘层构成的间隔件、和导电层；在包括了间隔件和导电层的半导体衬底上形成第二绝缘层、并将第二绝缘层平坦化以暴露出第二结区和导电层；将导电层的暴露出的部分去除至预定深度，并且在去除了导电层的暴露出的部分的空间中形成第三绝缘层；以及将第二结区、和沟道区的一部分沿着与第一方向垂直的第二方向图案化。一种制造垂直存储器件的方法可以包括以下步骤:在半导体衬底上顺序形成第一结区、沟道区、第二结区、加热材料以及牺牲层；将牺牲层、加热材料、第二结区、沟道区、以及第一结区的一部分沿着第一方向线图案化，以形成线图案结构；在线图案结构的外侧壁上形成由第一绝缘层构成的间隔件、和导电层；在包括了间隔件和导电层的半导体衬底上形成第二绝缘层，并且将第二绝缘层平坦化以暴露出牺牲层和导电层；将导电层的暴露出的部分去除至预定深度，并且在去除了导电层的暴露出的部分的空间中形成第三绝缘层；将牺牲层、加热材料、第二结区、以及沟道区的一部分沿着与第一方向垂直的第二方向图案化；以及在去除了牺牲层的空间中形成数据储存材料。一种示例性垂直存储器件可以包括:公共源极区；源极区，所述源极区形成在公共源极区上并且沿着第一方向延伸；沟道区，所述沟道区形成在每个源极区上，并且沿着第一方向延伸；导电层，所述导电层形成在每个沟道区之间的空间中、位于每个源极区上；漏极区，所述漏极区形成在每个导电层上；以及数据储存材料，所述数据储存材料形成在每个漏极区上。一种示例性垂直存储器件可以包括:公共源极区；源极区，所述源极区形成在公共源极区上并且沿着第一方向延伸；沟槽，所述沟槽形成在源极区之间达预定深度；沟道区，所述沟道区形成在每个源极区上，并且沿着第一方向延伸；导电层，所述导电层形成在沟道区之间的空间中、位于每个源极区上；漏极区，所述漏极区形成在导电层上；以及数据储存材料，所述数据储存材料形成在每个漏极区上。一种制造垂直存储器件的方法可以包括以下步骤:沿着第一方向顺序形成第一结区、沟道区、以及线图案化的硬模；将沟道区、和第一结区的一部分线图案化以形成线图案结构；在线图案结构的外侧壁上形成第一绝缘层；去除硬掩模；在沟道区上第一绝缘层的内侧壁上形成绝缘层间隔件；刻蚀暴露出的沟道区、和第一结区的一部分，以形成自对准沟槽；在自对准沟槽中顺序形成栅绝缘层和导电层；将导电层凹陷，使得导电层重叠沟道区；以及在导电层上形成第二结区和数据储存材料。在以下标题为“【具体实施方式】”的部分中描述这些和其它的特点、方面以及实施例。【附图说明】从如下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其它的方面、特征和其它的优点:图1至图7是说明一种制造示例性垂直存储器件的方法的示图；图8至图11是说明图7中所示的示例性垂直存储器件的结构的示图；图12是说明一种示例性垂直存储器件的截面图；图13是说明一种示例性垂直存储器件的截面图；图14是说明一种示例性垂直存储器件的电路图；图15至图22是说明一种制造示例性垂直存储器件的方法的示图。图23是说明一种示例性垂直存储器件的截面图；图24是说明一种示例性垂直存储器件的截面图；图25是说明一种示例性垂直存储器件的截面图；图26至图29是说明图22中所示的示例性垂直存储器件的立体图；图30是说明一种示例性垂直存储器件的电路图；以及图31至图33是说明一种制造示例性垂直存储器件的方法的示图。【具体实施方式】在下文中，将参照附图来更详细地描述示例性实施。在附图中，(a)是垂直存储器件的沿着第二方向(X方向)、例如沿着位线方向的截面图，(b)是垂直存储器件的沿着第一方向(Y方向)、例如沿着字线方向的截面图，以及(C)是布局图。本文参照截面图描述示例性实施例,截面图是示例性实施(以及中间结构)的示意性图示。因此，将可以预料到例如因制造技术和/或公差而引起的图示形状的变化。因而，示例性实施不应被解释为限于本文所说明的区域的特定形状、而是可以包括例如缘于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。附图中相同的附图标记表示相同的元件。还要理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上，或也可以存在中间层。图1至图7是说明一种制造示例性垂直存储器件的方法的示图。参见图1，将第一结区101和101A、沟道区103、第二结区105、加热材料107、以及牺牲层109顺序形成在半导体衬底100上。将牺牲层109、加热材料107、第二结区105、沟道区103、以及第一结区101和IOlA的一部分沿着第一方向线图案化，以形成线图案结构。半导体衬底100可以包括诸如S1、硅锗(SiGe)或镓砷(GaAs)的半导体材料，并且具有它们的单层或组合层的结构。在一个示例性实施中，当形成线图案结构时，第一结区101和IOlA被去除至预定深度以包括公共源极区101和开关源极区101A。第二结区105可以是漏极区。另外，诸如晶体管的存取元件可以根据注入到第一结区101和101A、沟道区103以及第二结区105中的杂质的导电类型而被形成为NMOS型、PMOS型、或碰本文档来自技高网...

【技术保护点】
一种垂直存储器件，包括：公共源极区；源极区，所述源极区形成在所述公共源极区上，并且沿着第一方向延伸；沟道区，所述沟道区形成在每个所述源极区上，并且沿着所述第一方向延伸；沟槽，所述沟槽形成在所述沟道区之间；漏极区，所述漏极区形成在每个所述沟道区上；导电层，所述导电层形成在每个所述沟道区的侧面上，并且沿着所述第一方向延伸；以及数据储存材料，所述数据储存材料形成在每个所述漏极区上。

【技术特征摘要】
2012.06.19 KR 10-2012-0065803;2012.06.19 KR 10-201.一种垂直存储器件，包括: 公共源极区； 源极区，所述源极区形成在所述公共源极区上，并且沿着第一方向延伸； 沟道区，所述沟道区形成在每个所述源极区上，并且沿着所述第一方向延伸； 沟槽，所述沟槽形成在所述沟道区之间； 漏极区，所述漏极区形成在每个所述沟道区上； 导电层，所述导电层形成在每个所述沟道区的侧面上，并且沿着所述第一方向延伸；以及 数据储存材料，所述数据储存材料形成在每个所述漏极区上。2.如权利要求1所述的垂直存储器件，其中，所述公共源极区沿着所述第一方向和与所述第一方向垂直的第二方向延伸。3.如权利要求1所述的垂直存储器件，其中，所述公共源极区沿着与所述第一方向垂直的第二方向延伸。4.如权利要求1所述的垂直存储器件，还包括: 加热材料，所述加热材料被插入在每个所述漏极区与每个所述数据储存材料之间。5.如权利要求4所述的垂直存储器件，还包括: 接触插塞，所述接触插塞被插入在每个所述漏极区与每个所述加热材料之间。6.如权利要求1所述的垂直存储器件，还包括: 位线，所述位线被设置在所述数据储存材料上，沿着与所述第一方向垂直的所述第二方向布置。7.如权利要求6所述的垂直存储器件，其中，所述垂直存储器件形成在所述位线上至少两次。8.如权利要求6所述的垂直存储器件，其中，所述垂直存储器件相对于所述位线对称。9.如权利要求6所述的垂直存储器件，其中，所述垂直存储器件相对于所述公共源极区对称。10.如权利要求1所述的垂直存储器件，其中，所述数据储存材料包括可变电阻材料。11.一种制造垂直存储器件的方法，所述方法包括以下步骤: 在半导体衬底上顺序形成第一结区、沟道区以及第二结区； 将所述第二结区、所述沟道区、以及所述第一结区的一部分沿着第一方向线图案化，以形成线图案结构； 在所述线图案结构的外侧壁上，形成由第一绝缘层构成的间隔件和导电层； 在包括了所述间隔件和所述导电层的所述半导体衬底上形成第二绝缘层，并且将所述第二绝缘层平坦化以暴露出所述第二结区和所述导电层； 将所述导电层的暴露出的部分去除至预定深度，并且在去除了所述导电层的暴露出的部分的空间中形成第三绝缘层；以及 沿着与所述第一方向垂直的第二方向将所述第二结区、和所述沟道区的一部分图案化。12.如权利要`求11所述的方法，其中，所述第一结区包括公共结区和沿着第一方向延伸的开关结区。13.如权利要求12所述的方法，其中，所述公共结区沿着所述第一方向和所述第二方向延伸。14.如权利要求12所述的方法，其中，所述公共结区通过沿着所述第二方向线图案化来形成。15.如权利要求11所述的方法，其中，将所述导电层的暴露出的部分去除至预定深度的步骤包括:将所述导电层的暴露出的部分去除使得所述导电层的剩余部分重叠所述沟道区。16.如权利要求11所述的方法，还包括以下步骤: 沿着与所述第一方向垂直的第二方向将所述第二结区和所述沟道区图案化之后，形成数据储存材料以与所述第二结区电连接。17.如权利要求16所述的方法，其中，利用可变电阻材料来形成所述数据储存材料。18.—种制造垂直存储器件的方法，所述方法包括以下步骤: 在半导体衬底上顺序形成第一结区、沟道区、第二结区、加热材料以及牺牲层； 将所述牺牲层、所述加热材料、所述第二结区、所述沟道区、以及所述第一结区的一部分沿着第一方向线图案化，以形成线图案结构； 在所述线图案结构的外侧壁上形成由第一绝缘层构成的间隔件和导电层； 在包括了所述间隔件和所述导电层的所述半导体衬底上形成第二绝缘层，并且将所述第二绝缘层平坦化以暴露出所述牺`牲层和所述导电层； 将所述导电层的暴露出的部分去除至预定深度，并且在去除了所述导电层的暴露出的部分的空间中形成第三绝缘层； 沿着与所述第一方向垂直的第二方向将所述牺牲层、所述加热材料、所述第二结区、以及所述沟道区的一部分图案化；以及 在去除了所述牺牲层的空间中形成数据储存材料。19.如权利要求18所述的方法，其中，所述第一结区包括公共结区和被线图案化成沿着第一方向延伸的开关结区。20.如权利要求19所述的方法，其中，所述公共结区沿着所述第一方向和所述第二方向延伸。21.如权利要求19所述的方法，其中，所述公共结区通过沿着所述第二方向线图案化来形成。22.如权利要求18所述的方法，其中，将所述导电层的暴露出的部分去除至预定深度的步骤包括:将所述导电层的暴露出的部分去除使得所述导电层的剩余部分重叠所述沟道区。23.如权利要求18所述的方法，其中，利用可变电阻材料形成所述数据储存材料。24.一种垂直存储器件，包括: 公共源极区； 源极区，所述源极区形成在所述公共源极区上，并且沿着第一方向延伸； 沟道区，所述沟道区形成在每个所述源极区上，并且沿着所述第一方向延伸； 导电层，所述导电层形成在每个所述沟道区之间的空间中、位于每个所述源极区上； 漏极区，所述漏极区形成在每个所述导电层上；以及数据储存材料，所述数据储存材料形成在每个所述漏极区上。25.如权利要求24所述的垂直存储器件，其中，所述公共源极区沿着所述第一方向和与所述第一方向垂直的第二方向延伸。26.如权利要求24所述的垂直存储器件，其中，所述公共源极区沿着与所述第一方向垂直的第二方向延伸。27.如权利要求24所述的垂直存储器件，还包括: 加热材料，所述加热材料被插入在每个所述漏极区与每个所述数据储存材料之间。28.如权利要求27所述的垂直存储器件，还包括: 接触插塞，所述接触插塞...

【专利技术属性】
技术研发人员：朴南均，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：