一种全包围栅极器件形成纳米线的方法技术

本发明专利技术提出一种全包围栅极器件形成纳米线的方法，包括步骤：提供半导体衬底，包括基底层以及立于基底层上的鳍形沟道结构，鳍形沟道结构包括半导体材料的鳍形沟道以及覆盖鳍形沟道顶部的硬掩膜层；对鳍形沟道进行氧化处理，使得鳍形沟道侧壁表面被氧化层覆盖包围；进行湿法回推，去除鳍形沟道的顶部拐角处的氧化层，使鳍形沟道的顶部拐角的半导体材料部分暴露；在鳍形沟道的顶部拐角暴露出的半导体材料处生长外延线；移除硬掩膜层和鳍形沟道侧壁上剩余的氧化层；热氧化处理鳍形沟道使其完全转化为氧化物，去除氧化物，使外延线转变为悬空于基底层上方的纳米线。

【技术实现步骤摘要】
【专利摘要】本专利技术提出，包括步骤：提供半导体衬底，包括基底层以及立于基底层上的鳍形沟道结构，鳍形沟道结构包括半导体材料的鳍形沟道以及覆盖鳍形沟道顶部的硬掩膜层；对鳍形沟道进行氧化处理，使得鳍形沟道侧壁表面被氧化层覆盖包围；进行湿法回推，去除鳍形沟道的顶部拐角处的氧化层，使鳍形沟道的顶部拐角的半导体材料部分暴露；在鳍形沟道的顶部拐角暴露出的半导体材料处生长外延线；移除硬掩膜层和鳍形沟道侧壁上剩余的氧化层；热氧化处理鳍形沟道使其完全转化为氧化物，去除氧化物，使外延线转变为悬空于基底层上方的纳米线。【专利说明】
本专利技术涉及半导体制造领域，且特别涉及一种全包围栅极器件中形成纳米线的方法。
技术介绍
随着集成电路行业的不断发展，集成芯片的关键尺寸也遵照摩尔定律不断缩小，对于集成芯片的器件结构的要求也越来越高。在先进的集成芯片中，传统的平面结构的器件已经难以满足电路设计的要求。因此非平面结构的器件也应运而生，包括绝缘体上硅，双栅、多栅、纳米线场效应管以及最新的三维栅极。具有全包围栅极(Gate-all-around)结构的半导体器件由于全包围栅极结构在器件性能以及有效地限制短沟道效应(Short channel effect)的特殊性能,正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅极结构中的薄硅膜构成的器件沟道被器件的栅极包围环绕，而且仅被栅极控制。除此之外，漏场的影响也被移除，所以器件的短沟道效应被有效限制。由于构成器件沟道的硅膜与底部衬底之间最终需要悬空，因此全包围栅极器件的制造工艺也较为复杂。
技术实现思路
为了克服上述问题，本专利技术提供一种采用纳米线作为器件沟道的全包围栅极器件中纳米线的形成方法。为了实现上述目的，本专利技术提出，包括步骤:提供半导体衬底，所述半导体衬底包括基底层以及立于基底层上的鳍形沟道结构，所述鳍形沟道结构包括半导体材料的鳍形沟道以及覆盖所述鳍形沟道顶部的硬掩膜层；对所述鳍形沟道进行氧化处理，使得所述鳍形沟道侧壁表面被氧化层覆盖包围；进行湿法回推，去除所述鳍形沟道的顶部拐角处的氧化层，使所述鳍形沟道的顶部拐角的半导体材料部分暴露；在所述鳍形沟道的顶部拐角暴露出的半导体材料处生长外延线；移除所述硬掩膜层和鳍形沟道侧壁上剩余的氧化层；热氧化处理所述鳍形沟道使其完全转化为氧化物，去除所述氧化物，使所述外延线转变为悬空于所述基底层上方的纳米线。进一步地，所述鳍形沟道结构还包括位于所述鳍形沟道和所述硬掩膜层之间的垫氧化层。进一步地,所述鳍形沟道的半导体材料材质包括S1、Ge或SiGe。进一步地，所述硬掩膜层的材质为氮化物。进一步地,所述外延线的材质包括Si或SiGe。进一步地，使所述外延线转变为悬空于所述基底层上方的纳米线之后，还包括:在所述纳米线外周原子层沉积一层高介电常数材料层；在所述纳米线外周再溅镀沉积一层金属材料层。进一步地，所述高介电常数材料包括氧化铪、氧化铝、五氧化二钽及氧化锆中的至少一种。进一步地，所述金属层材质包括氮化钛和/或氮化钽。 进一步地，所述金属层具有拉伸应力。进一步地，所述硬掩膜层的厚度大于所述垫氧化层的厚度。进一步地,所述外延线的直径范围为20nm至lOOnm。进一步地,所述外延线的长度范围为30nm至lum。进一步地,所述纳米线的直径范围包括2nm至20nm。进一步地,所述纳米线为掺杂Si纳米线或掺杂SiGe纳米线。进一步地，所述纳米线的掺杂材质包括硼、碳、砷、磷、铟及锡中的至少一种。进一步地，所述纳米线的掺杂浓度范围包括5 X IO11CnT3至IX 1016cnT3。本专利技术还提供一种全包围栅极结构器件，使用上述全包围栅极器件形成纳米线的方法，将所述纳米线作为器件的沟道。与现有技术先比，本专利技术所述的的有益效果主要表现在:通过外延方式在鳍形沟道的顶部拐角暴露出的半导体材料处外延生长纳米线，再热氧化消耗移除鳍形沟道的半导体材料，使外延生长的纳米线相对于基底层悬空，形成纳米线沟道。使用本专利技术所述的形成纳米线的方法来作为全包围栅极器件的沟道，工艺方法较为简单。【专利附图】【附图说明】图1为本专利技术的全包围栅极器件形成纳米线的方法步骤图；图2a至图2c为形成具有鳍形沟道结构半导体衬底过程中的器件结构示意图；图3为图2c的俯视图布局图；图4为图3截面A-A的器件截面图；图5为进行氧化处理后的器件截面图；图6为进行湿法回推后的器件截面图；图7为生长外延线后的器件截面图；图8为移除硬掩膜层和侧壁上的氧化层后的器件截面图；图9a和图9b为热氧化处理后的器件截面图；图10为原子层沉积高介电常数材料层后的器件截面图；图11为溅射沉积金属层后的器件截面图；图12是完成形成纳米线工艺后器件的结构图。【具体实施方式】作为示例，本专利技术的器件是基于绝缘体上硅为衬底的硅片，但并不局限于此。下面结合附图对专利技术作进一步的描述。请参考图1，图1是本专利技术的全包围栅极器件形成纳米线的方法步骤图，包括步骤如下:步骤SlOl:提供半导体衬底，所述半导体衬底包括基底层以及立于基底层上的鳍形沟道结构，所述鳍形沟道结构包括半导体材料的鳍形沟道以及覆盖所述鳍形沟道顶部的硬掩膜层；图2a至图2c是形成具有鳍形沟道结构半导体衬底过程中的器件结构示意图。请参照图2a,以绝缘体上娃衬底的为示例,绝缘体上娃衬底包括衬底层I,覆盖于衬底层I的埋葬氧化层2以及埋葬氧化层2之上的绝缘体上硅层3。衬底层I和绝缘体上硅层3的材质均为半导体材料。通常的，衬底层I的材质为体硅，而绝缘体上硅层3的材质为Si或Ge，优选为Si，且衬底层I的厚度远远大于埋葬氧化层2的厚度和绝缘体上硅层3的厚度。埋葬氧化层2通常采用SiO2，起到绝缘层的作用。在绝缘体上硅层上沉积一层硬掩膜层4，作为刻蚀阻挡层，通常采用的是氮化物，优选为Si3N4。在硬掩膜层4的上方覆盖有已图案化的光刻胶层5。请参照图2b，将图2a所示的膜质的硅片进行刻蚀，刻蚀停止于埋葬氧化层2，将未被已图案化的光刻胶层5遮蔽的硬掩膜层4和绝缘体上硅层3去除，形成与已图案化的光刻胶层5相同图案的硬掩膜层4’和绝缘体上硅层3’。刻蚀过程主要分为主刻蚀和过刻蚀两个过程。主刻蚀过程中以CxFy族气体作为主要刻蚀气体，而在过刻蚀过程中则以HBr/Cl2或是HBr/02的组合气体作为主要刻蚀气体。请参照图2c，将上述膜质的硅片进行去胶，移除覆盖于顶层的已图案化光刻胶层5，使刻蚀完成，已图案化的硬掩膜层4暴露。形成步骤SlOl中的鳍形沟道结构200，鳍形结构200包括以图案化的绝缘体上硅层3 (包括源区、漏区以及位于两者之间的鳍形沟道)和覆盖于绝缘体上硅层3’上的硬掩膜层4’，而基底层100则包括最底层的衬底层I和埋葬氧化层2。作为优选，在实际产品生产中，往往会在硬掩膜层4和绝缘体上硅层3之间生长一层氧化层，为了缓解硬掩膜层4对于绝缘提上硅层3的半导体材料的压力。该氧化层的厚度小于硬掩膜层4的厚度。通常常用的氧化层材质为Si02。在后续步骤中，该氧化层与硬掩膜层4同时移除。请参照图3，图3是图2c的俯视布局图。截面A-A为鳍形沟道处的截面。请参照图4，图4是图3截面A-A的器件截面图。基底层100包括底部的衬底层I以及覆盖于衬底层I上的作为绝缘层的埋葬氧化层2，埋葬氧化层2本文档来自技高网...

【技术保护点】
一种全包围栅极器件形成纳米线的方法，其特征在于，包括步骤：提供半导体衬底，所述半导体衬底包括基底层以及立于基底层上的鳍形沟道结构，所述鳍形沟道结构包括半导体材料的鳍形沟道以及覆盖所述鳍形沟道顶部的硬掩膜层；对所述鳍形沟道进行氧化处理，使得所述鳍形沟道侧壁表面被氧化层覆盖包围；进行湿法回推，去除所述鳍形沟道的顶部拐角处的氧化层，使所述鳍形沟道的顶部拐角的半导体材料部分暴露；在所述鳍形沟道的顶部拐角暴露出的半导体材料处生长外延线；移除所述硬掩膜层和鳍形沟道侧壁上剩余的氧化层；热氧化处理所述鳍形沟道使其完全转化为氧化物，去除所述氧化物，使所述外延线转变为悬空于所述基底层上方的纳米线。

【技术特征摘要】

【专利技术属性】
技术研发人员：禹国宾，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：