半导体器件及半导体器件的制造方法技术

本发明专利技术公开了一种在抑制接触电阻上升的同时，提高槽部的端部附近的耐压的技术。槽部(GT)设在半导体层中在俯视时至少位于源极偏移区域和漏极偏移区域之间，且设置在俯视时从源极偏移区域朝向漏极偏移区域的源极漏极方向上。栅极绝缘膜GI覆盖槽部GT的侧面及底面。栅电极(GE)至少在俯视时设在槽部(GT)内，且与栅极绝缘膜(GI)接触。接点GC与栅电极GE接触。而且，在俯视时，接点GC配置在相对于沿源极漏极方向延伸的槽部GT内的中心线来说偏离于与源极漏极方向垂直的第1方向、且在俯视时设在槽部GT内。

【技术实现步骤摘要】
半导体器件及半导体器件的制造方法
本专利技术涉及一种半导体器件及半导体器件的制造方法。
技术介绍
近年来，随着半导体器件的高度集成化，为了缩小半导体器件的面积，提出了各种半导体器件的结构。例如，在以下专利文献中，公开了在槽部内设置栅电极的晶体管的技术。在专利文献1(日本特开平11-103058号公报)中，公开了以下所述的半导体器件。在N型高电阻层的表面形成有沟槽(槽部)。在沟槽内，隔着栅极绝缘膜填埋有栅电极。由此，便可在使元件面积保持不变的状态下增大沟道的面积，因此能够降低导通电阻。另外，在以下的专利文献中，公开了层叠多个接点的所谓“堆叠接点结构”的技术。在专利文献2(日本特开2009-252924号公报)中，公开了具有如下所述的堆叠接点结构的半导体器件。在第1接点上设有第2及第3接点。第2接点偏离于第1接点的中心位置而配置在左侧。另一方面，第3接点偏离于第1接点的中心位置而配置在右侧。由此，即使在第1接点的上部产生凹部(即所谓的接缝(seam))的情况下，也能避免接触电阻异常或接触不良。在专利文献3(日本特开2005-332978号公报)中，公开了具有如下所述的堆叠接点结构的半导体器件。第1接点沿上下方向贯穿第1层间绝缘膜，上端部的剖面形状为环状。第2接点沿上下方向贯穿设在第1层间绝缘膜上的第2层间绝缘膜。第2接点的下表面的中心部与第1接点中呈环状的上表面接触。由此，能够切实地实现层叠的接点之间的电连接。专利文献1：日本特开平11-103058号公报专利文献2：日本特开2009-252924号公报专利文献3：日本特开2005-332978号公报专利技术内容本案专利技术人发现了如下所述的新问题。即使在如专利文献1的于槽部的内部设有栅电极的结构中，也有时会在栅电极中的槽部的上端侧产生凹部。在此情况下，当连接于栅电极的接点配置在所述凹部上时，有可能会因接点与栅电极的接触面积下降等理由，而导致接触电阻上升。相反，当接点偏离所述凹部，且较栅电极进一步突出到外侧而配置时，电场有可能集中于突出的接点的下端。如上所述，本案专利技术人发现的新问题如下，即：难以在抑制接触电阻上升的同时提高槽部GT的端部附近的耐压。本专利技术的其它问题及新特征将在本说明书的描述及附图说明中写明。根据上述一实施方式，半导体器件具有半导体层、源极区域、漏极区域、源极偏移区域、漏极偏移区域、槽部、栅极绝缘膜、栅电极及填埋区域。第1导电型的源极区域及漏极区域在半导体层上彼此隔开而设。第1导电型的源极偏移区域与半导体层中的源极区域接触，且由比源极区域及漏极区域低的浓度形成。第1导电型的漏极偏移区域与半导体层中的漏极区域接触，与源极偏移区域隔开而配置，且由比源极区域及漏极区域低的浓度形成。槽部设在半导体层中在俯视时至少位于源极偏移区域和漏极偏移区域之间，且沿俯视时从源极偏移区域朝向漏极偏移区域的源极漏极方向设置。栅极绝缘膜覆盖槽部的侧面及底面。栅电极至少设在槽部内，且与栅极绝缘膜接触。接点与栅电极接触。而且，接点设置在俯视时相对于沿源极漏极方向延伸的槽部内的中心线而与垂直于源极漏极方向的第1方向偏离的位置上，并且在俯视时设在槽部内。根据上述一实施方式，半导体器件的制造方法包括以下的工序。向半导体层的相互隔开的位置导入第1导电型的杂质，以形成源极偏移区域及漏极偏移区域(偏移区域形成工序)。接着，在半导体层中在俯视时至少位于源极偏移区域和漏极偏移区域之间的位置上，沿俯视时从源极偏移区域朝向漏极偏移区域的方向形成槽部(槽部形成工序)。接着，在槽部的侧面及底面形成栅极绝缘膜(栅极绝缘膜形成工序)。然后，以与半导体层上及槽部内的栅极绝缘膜接触的方式形成导电性材料，并除去导电性材料的表层，由此至少在槽部内形成栅电极(栅电极形成工序)。接着，向半导体层中与源极偏移区域接触的位置、以及与漏极偏移区域接触并与源极偏移区域隔开的位置，导入浓度比源极偏移区域及漏极偏移区域高的第1导电型的杂质，分别形成源极区域及漏极区域(源极漏极区域形成工序)。然后，在半导体层及栅电极上形成层间绝缘膜。接下来，在层间绝缘膜中俯视时相对于沿源极漏极方向延伸的槽部内的中心线而与垂直于源极漏极方向的第1方向偏离的位置上，且以俯视时配置在槽部内的方式形成与栅电极接触的接点(接点形成工序)。根据上述一个实施方式，能够在抑制接触电阻上升的同时，提高槽部GT的端部附近的耐压。附图说明图1所示的是第1实施方式中半导体器件的结构的透视图。图2所示的是第1实施方式中半导体器件的结构的平面图。图3A、3B、3C所示的是第1实施方式中半导体器件的结构的剖面图。图4所示的是将图3C进行放大的示意剖面图。图5所示的是不存在未对准时的接点的配置的平面图。图6所示的是发生未对准时的接点的配置的平面图。图7所示的是发生未对准时的槽部的配置的平面图。图8A、8B、8C所示的是第1实施方式中半导体器件制造方法的剖面图。图9A、9B、9C所示的是第1实施方式中半导体器件制造方法的剖面图。图10A、10B、10C所示的是第1实施方式中半导体器件制造方法的剖面图。图11A、11B、11C所示的是第1实施方式中半导体器件制造方法的剖面图。图12A、12B、12C所示的是第1实施方式中半导体器件制造方法的剖面图。图13所示的是第1实施方式中半导体器件制造方法的剖面图。图14所示的是第1实施方式中半导体器件制造方法的剖面图。图15A、15B、15C所示的是第1实施方式中半导体器件制造方法的剖面图。图16所示的是第1实施方式中半导体器件制造方法的剖面图。图17A、17B、17C所示的是第1实施方式中半导体器件制造方法的剖面图。图18所示的是第1实施方式中半导体器件制造方法的剖面图。图19所示的是第1实施方式中半导体器件制造方法的剖面图。图20所示的是第1实施方式中半导体器件制造方法的剖面图。图21A、21B、21C所示的是第1实施方式中半导体器件制造方法的剖面图。图22所示的是第1实施方式中半导体器件制造方法的剖面图。图23所示的是显示接点的纵横比与接触电阻的关系的图。图24A、24B、24C、24D所示的是第1实施方式的优选形态的剖面图。图25所示的是第2实施方式中半导体器件的结构的透视图。图26所示的是第3实施方式中半导体器件的结构的剖面图。图27所示的是第3实施方式中半导体器件的一例的电路图。图28所示的是第3实施方式中半导体器件制造方法的剖面图。图29所示的是第3实施方式中半导体器件制造方法的剖面图。图30所示的是第3实施方式中半导体器件制造方法的剖面图。图31所示的是第3实施方式中半导体器件制造方法的剖面图。图32所示的是第3实施方式中半导体器件制造方法的剖面图。图33所示的是第3实施方式中半导体器件制造方法的剖面图。图34所示的是第3实施方式中半导体器件制造方法的剖面图。图35所示的是第3实施方式中半导体器件制造方法的剖面图。图36所示的是第3实施方式中半导体器件制造方法的剖面图。图37所示的是第3实施方式中半导体器件制造方法的剖面图。图38所示的是第3实施方式中半导体器件制造方法的剖面图。图39所示的是第3实施方式中半导体器件制造方法的剖面图。图40所示的是第3实施方式中半导体器件制造方法的剖面图。图41所示的是第3实施方式中本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：半导体层；第1导电型的源极区域及漏极区域，所述第1导电型的源极区域及漏极区域相互隔开间隔地设置在所述半导体层上；第1导电型的源极偏移区域，所述第1导电型的源极偏移区域与所述半导体层中的所述源极区域接触，且由比所述源极区域及所述漏极区域低的浓度形成；第1导电型的漏极偏移区域，所述第1导电型的漏极偏移区域与所述半导体层中的所述漏极区域接触并与所述源极偏移区域隔开间隔地配置，且由比所述源极区域及所述漏极区域低的浓度形成；槽部，所述槽部设在所述半导体层中的俯视时至少位于所述源极偏移区域与所述漏极偏移区域之间，且在俯视时沿从所述源极偏移区域朝向所述漏极偏移区域的源极漏极方向而设置；栅极绝缘膜，所述栅极绝缘膜覆盖所述槽部的侧面及底面；以及栅电极，所述栅电极至少设在所述槽部内，且与所述栅极绝缘膜接触，其中，所述半导体器件还包括接点，所述接点与所述栅电极接触，在俯视时相对于沿所述源极漏极方向延伸的所述槽部内的中心线在垂直于所述源极漏极方向的第1方向上偏离地配置，并且俯视时设在所述槽部内。

【技术特征摘要】
2012.03.27 JP 2012-0715271.一种半导体器件，其特征在于，包括：半导体层；第1导电型的源极区域及漏极区域，所述第1导电型的源极区域及漏极区域相互隔开间隔地设置在所述半导体层上；第1导电型的源极偏移区域，所述第1导电型的源极偏移区域与所述半导体层中的所述源极区域接触，且由比所述源极区域及所述漏极区域低的浓度形成；第1导电型的漏极偏移区域，所述第1导电型的漏极偏移区域与所述半导体层中的所述漏极区域接触并与所述源极偏移区域隔开间隔地配置，且由比所述源极区域及所述漏极区域低的浓度形成；槽部，所述槽部设在所述半导体层中的俯视时至少位于所述源极偏移区域与所述漏极偏移区域之间，且在俯视时沿从所述源极偏移区域朝向所述漏极偏移区域的源极漏极方向而设置；栅极绝缘膜，所述栅极绝缘膜覆盖所述槽部的侧面及底面；以及栅电极，所述栅电极至少设在所述槽部内，且与所述栅极绝缘膜接触，其中，所述半导体器件还包括接点，所述接点与所述栅电极接触，在俯视时相对于沿所述源极漏极方向延伸的所述槽部内的中心线在垂直于所述源极漏极方向的第1方向上偏离地配置，并且俯视时设在所述槽部内，所述栅电极仅设在所述槽部内。2.如权利要求1所述的半导体器件，其特征在于，包括：与第1导电型相反的第2导电型的背栅区域，所述第2导电型的背栅区域以俯视时包围所述槽部、所述源极偏移区域、所述漏极偏移区域、所述源极区域以及所述漏极区域的方式而设置；以及背栅接点，所述背栅接点与所述背栅区域接触，其中，当将所述第1方向设为正方向，将配置有所述槽部的区域的中心线在俯视时从所述背栅区域所包围的区域的中心线向所述第1方向偏离的偏离量设为槽部偏离量ΔdT，将所述背栅接点的中心在俯视时从沿着所述源极漏极方向延伸的所述背栅区域内的中心线向所述第1方向偏离的偏离量设为背栅偏离量ΔdVA，将所述接点的中心在俯视时从所述槽部内的所述中心线向所述第1方向偏离的偏离量设为第1偏移量DOF1时，所述第1偏移量DOF1满足公式(1)的条件：公式(1)：DOF1＞ΔdVA-ΔdT。3.如权利要求2所述的半导体器件，其特征在于，还包括场绝缘膜，所述场绝缘膜设在所述半导体层上且具有开口部，其中，所述背栅区域设在所述场绝缘膜的所述开口部内，所述背栅区域内的所述中心线是所述场绝缘膜的所述开口部的中心线，所述背栅偏离量能够根据所述场绝缘膜的所述开口部的所述中心线求出。4.如权利要求1所述的半导体器件，其特征在于，所述栅电极中的所述第1方向的上端宽度比下端宽度大。5.如权利要求4所述的半导体器件，其特征在于，所述栅电极的所述上端宽度为所述下端宽度的1.3倍以上2.5倍以下。6.如权利要求1所述的半导体器件，其特征在于，所述栅电极在所述半导体层的上表面的上方朝所述第1方向及与所述第1方向相反的第2方向扩展。7.如权利要求1所述的半导体器件，其特征在于，所述接点对于同一个所述栅电极设置有多个，且具有：第1接点，所述第1接点向所述第1方向偏离而配置；以及第2接点，所述第2接点向与所述第1方向相反的第2方向偏离而配置。8.如权利要求7所述的半导体器件，其特征在于：所述第1接点及所述第2接点配置为锯齿状。9.如权利要求7所述的半导体器件，其特征在于，包括：与第1导电型相反的第2导电型的背栅区域，所述第2导电型的背栅区域以在俯视时包围所述槽部、所述源极偏移区域、所述漏极偏移区域、所述源极区域及所述漏极区域的方式而设置；以及背栅接点，所述背栅接点与所述背栅区域接触，其中，当将所述第1方向设为正方向，将配置有所述槽部的区域的中心线在俯视时从所述背栅区域所包围的区域的中心线向所述第1方向偏离的偏离量设为槽部偏离量ΔdT，将所述背栅接点的中心在俯视时从沿所述源极漏极方向延伸的所述背栅区域内的中心线向所述第1方向偏离的偏离量设为背栅偏离量ΔdVA，将所述接点的中心在俯视时从所述槽部内的所述中心线向所述第1方向偏离的偏离量设为第1偏移量DOF1，将所述第1接点的中心与所述第2接点的中心的间隔设为lCS时，所述第1接点的所述第1偏移量DOF1满足公式(2)的条...

【专利技术属性】
技术研发人员：井口总一郎，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：